



中华人民共和国国家军用标准

FL 6130

GJB 2438B—2017

代替 GJB 2438A—2002

混合集成电路通用规范

General specification for hybrid integrated circuits

2017-05-18 发布

2017-07-01 实施

中央军委装备发展部 颁布

目 次

前言.....II

1 范围.....1

2 引用文件.....1

3 要求.....1

3.1 总则.....1

3.2 本规范的附录.....1

3.3 本规范的质量等级.....1

3.4 一般要求.....2

3.5 产品要求.....5

3.6 可循环、可回收或环保材料的使用.....6

4 质量保证规定.....6

4.1 一般要求.....6

4.2 质量保证大纲.....6

4.3 基线工艺流程.....6

4.4 质量保证大纲计划.....6

4.5 列入 QML 的验证.....6

5 交货准备.....7

5.1 包装要求.....7

5.2 运输、装卸和储存.....7

6 说明事项.....7

6.1 预定用途.....7

6.2 采购文件中应明确的内容.....7

6.3 术语和定义.....8

6.4 破坏性试验.....11

6.5 非破坏性试验.....12

附录 A（规范性附录） 质量保证大纲.....13

附录 B（资料性附录） 统计抽样.....22

附录 C（规范性附录） 混合集成电路和多芯片组件的通用性能验证.....24

附录 D（规范性附录） 通用设计和结构准则.....52

附录 E（规范性附录） 混合集成电路和多芯片组件辐射加固保证要求.....62

前 言

本规范代替 GJB 2438A—2002《混合集成电路通用规范》。本规范与 GJB 2438A—2002 相比，主要有下列变化：

- a) 增加表 2 规范实施指南；
- b) 删除原附录 F“尚未列入 QML 承制方生产的混合集成电路的试验与检验程序”；
- c) 附录 A“质量保证大纲”增加可供选择的技术审查委员会 (TRB) 方案；
- d) 附录 D 增加宇航用电路禁用 (限用) 工艺与材料的规定。

本规范的附录 A、附录 C、附录 D 和附录 E 是规范性附录，本规范的附录 B 是资料性附录。

本规范由中央军委装备发展部综合计划局提出。

本规范起草单位：工业和信息化部电子第四研究院、中国电子科技集团公司第四十三研究所、中国电子科技集团公司第二十四研究所、中国兵器工业集团公司第二一四研究所、西安电子科技大学。

本规范主要起草人：王 琪、雷 剑、秦国林、何中伟、张德胜、陈裕焜、罗晓羽。

GJB 2438 于 1995 年首次发布，于 2002 年第一次修订。

混合集成电路通用规范

1 范围

本规范规定了混合集成电路(含多芯片组件(MCM))及其类似电路的通用要求。

本规范适用于军事装备中使用的混合集成电路(含多芯片组件(MCM))及其类似电路。

2 引用文件

下列文件中的有关条款通过引用而成为本规范的条款。凡注日期或版次的引用文件,其后的任何修改单(不包含勘误的内容)或修订版本都不适用于本规范,但提倡使用本规范的各方探讨使用其最新版本的可能性。凡不注日期或版次的引用文件,其最新版本适用于本规范。

GB/T 12842 膜集成电路和混合膜集成电路术语

GB/T 15138 膜集成电路和混合集成电路外形尺寸

GJB 33 半导体分立器件通用规范

GJB 128 半导体分立器件试验方法

GJB 360 电子及电气元件试验方法

GJB 546 电子元器件质量保证大纲

GJB 548 微电子器件试验方法和程序

GJB 597 半导体集成电路通用规范

GJB 2712 测量设备的质量保证要求 计量确认体系

GJB 7400 合格制造厂认证用半导体集成电路通用规范

3 要求

3.1 总则

混合集成电路应符合本规范和相应相关详细规范规定的所有要求。本规范的要求与相关详细规范不一致时,应以相关详细规范为准。

3.2 本规范的附录

本规范附录 A 规定了由承制方实施的质量保证大纲,其中还包括一个可供选择的采用技术审查委员会(TRB)概念的质量保证大纲(以下简称 TRB 质量保证大纲),TRB 可按规定对本规范中的通用检验要求、设计与结构准则进行修改。附录 B 规定了统计抽样、试验与检验程序。附录 C 规定了混合集成电路的通用性能鉴定要求。附录 D 规定了通用设计和结构准则,包括对返工的限制和重要更改的试验指南,以及宇航用电路禁用(限用)的工艺与材料。附录 E 规定了辐射加固保证(RHA)要求。

3.3 本规范的质量等级

3.3.1 质量等级分级

本规范提供了四个产品质量保证等级,按从高到低的顺序分别为 K 级、H 级、G 级和 D 级。

3.3.2 K 级电路的要求

K 级是本规范提供的最高可靠性等级,预定供宇航用。K 级电路应能满足附录 C 和附录 D 的 K 级试验和检验要求(见表 1),包括来料检验、过程(工序)检验、筛选以及质量一致性检验。K 级电路的工作温度范围为 $-55^{\circ}\text{C}\sim 125^{\circ}\text{C}$ 。K 级电路承制方应按本规范进行全面的认证和鉴定。这些性能要求的验证应按照第 4 章的规定完成。

3.3.3 H 级电路的要求

H 级是标准军用质量等级。H 级电路应能满足附录 C 和附录 D 的 H 级试验和检验要求(见表 1)，包括来料检验、过程(工序)检验、筛选以及质量一致性检验。H 级电路的工作温度范围为-55℃~125℃。H 级电路承制方应按本规范进行全面的认证和鉴定。这些性能要求的验证应按照第 4 章的规定完成。

表 1 质量等级要求

试验流程或要求 ^a	等级			
	K ^b	H ^b	G ^b	D
认证	要求(K 级)	要求(H 级)	要求	要求
列入 QML	按 4.5.3.2 的要求	按 4.5.3.2 的要求	按 4.5.3.3 的要求	按 4.5.3.3 的要求
来料检验(附录 C)	适用(K 级) ^a	适用(H 级) ^a	承制方规定 ^c	承制方规定 ^c
过程检验(附录 C)	适用 ^a	适用 ^a	适用(H 级) ^a	承制方规定 ^c
筛选(附录 C)	适用(K 级) ^a	适用(H 级) ^a	适用(H 级) ^a	承制方规定 ^c
质量一致性检验(附录 C)	适用(K 级) ^a	适用(H 级) ^a	保证(H 级) ^d	承制方规定 ^c
温度范围	-55℃~125℃	-55℃~125℃	-40℃~85℃	0℃~70℃
^a 试验流程的适用程度见 3.4.2 的规定。 ^b 设计、结构和返工准则规定在附录 D 中，并按 3.4.2 规定执行。 ^c “承制方规定”意指承制方在确定其制造和试验流程时不必考虑本规范的通用准则。承制方的流程可以满足本规范流程的同样要求，也可以不满足。而且，承制方可以规定其不进行特定的试验或检验流程。 ^d “保证(H 级)”意指承制方将保证其电路能够满足表 C.11、表 C.12、表 C.14 和表 C.15 所规定的质量一致性检验流程，但是规定的试验和检验可以进行，也可以不进行。这些试验和检验的删减不必征得鉴定机构的批准或通知。				

3.3.4 G 级电路的要求

G 级是标准军用质量等级(H 级)的降级，按照 4.5.3.3 的规定列入军用电子元器件合格制造厂目录(QML)。G 级电路应能满足本规范 H 级的试验和检验要求(见表 1)，包括过程(工序)检验、筛选以及质量一致性检验，但不包括来料检验。承制方必须保证符合质量一致性检验的流程，但实际是否完成质量一致性检验和筛选中的一些试验和检验是可以选择的，由承制方依据自身的判断决定。删减 G 级电路质量一致性检验和筛选中的一些试验和检验不需要得到鉴定机构的批准或通知，然而承制方有责任保证其电路能够通过这些试验和检验。G 级电路工作温度范围至少为-40℃~85℃。其承制方应按本规范进行全面的认证和鉴定。这些性能要求的验证应按照第 4 章的规定完成。

3.3.5 D 级电路的要求

D 级是一个由承制方规定的质量等级，其承制方列入 QML，由承制方规定相应的试验流程。D 级电路按照承制方规定的生产和试验流程(见表 1)制作和试验。D 级电路应能满足规定的电性能试验要求，但不要求其满足本规范的任何试验与检验要求。D 级电路工作温度范围至少为 0℃~70℃。其承制方应按本规范进行全面的认证和鉴定。这些性能要求的验证应按照第 4 章的规定完成。

3.4 一般要求

3.4.1 通则

符合本规范要求的混合集成电路承制方，应具备并采用足以保证符合本规范和电路详细规范要求的生产设施、试验设施和验证方案(见附录 C)。电路承制方是否充分满足本规范要求，应由鉴定机构确定。具体产品的要求应按相关详细规范和本规范的规定。只有经检验满足本规范和相关详细规范全部性能要求并经过完全认证的电路才能标上认证标志(见 3.4.6.2.2)。列入 QML 的承制方的生产设施和质量保证大纲也可用于制造非认证产品。非认证产品禁止使用或涉及认证标志和认证资格，否则，有可能导致取消认证生产线资格或 QML 资格，或两者都取消。

3.4.2 本规范的实施

按本规范提供和交货的电路应满足相应电路等级的性能要求。承制方应证实其电路满足相应电路等级的性能要求。本规范附录 C 给出了一些验证电路满足性能要求(D 级除外)的标准方法。承制方可以按本规范的要求执行,也可根据电路特点进行修改,或者拟定一个新方法。承制方在被认证之前,所采用的实际验证计划应当得到鉴定机构的审查和认可。对试验流程的任何删除或修改,在实施之前应得到鉴定机构或经鉴定机构认可的 TRB 的审查和认可。通过这种方式,承制方可以采用别的方法替代本规范规定以评价其产品,但该替代方法必须能检验相同的性能要求。如果能证明某项试验或检验没有必要(或可以降低试验频次),则承制方可以取消该项试验或检验(或降低试验频次,或减小样本大小)。但承制方有责任表明其验证计划(及其任何更改)是满足本规范要求的。承制方应分析更改的影响及对先前已批准的试验更改的影响,按表 2 可得到更清晰的理解。

表 2 规范实施指南

方案	定义	典型示例	实施程序
满足规定的要求	承制方执行规定的试验或要求	自我说明	承制方将试验与要求纳入内部文件中,在认证期间对其进行核查
对要求的替代方法	承制方保证满足要求的内容,但实际上并不完全执行规定的试验或要求	a) 用统计过程控制(SPC)或其他方法替代试验;	对于有 TRB 的承制方,替代方法和相应的调整由承制方的 TRB 批准
		b) 历史数据分析表明满足要求; c) 设计验证/确认表明工艺能够满足要求; d) 要求中未包括新的材料、技术或设计。	对于传统的承制方,承制方提出替代方法和调整的建议,由鉴定机构批准
对要求的删减(承制方证明其试验或要求为其中任一种)	无附加值的内容	a) 试验对工艺没有足够的针对性(如 PIND 试验对灌封产品); b) 历史数据分析表明该试验不会导致失效。	采用与上述替代方法相同的方式实现删减
	由于技术局限,产品不能遵从试验或要求	产品的技术状态(即尺寸、质量、封装等)与试验方法不兼容	应在相应的采购文件中规定该例外情况,产品不应定为本规范规定的质量等级
	应用不需要该要求	电路在应用时将不经受该特定应力	应在相应的采购文件中规定该例外情况,产品不应定为本规范规定的质量等级

3.4.3 设计和结构

全符合电路的设计和结构应符合附录 D 的限制和准则。

3.4.4 QML 认证要求

按照本规范提供的混合集成电路应是由鉴定机构批准列入合格承制方目录的产品。鉴定检验应符合鉴定方案(见附录 C 中的鉴定方案指南)。

3.4.5 工作质量

承制方应根据其基线工艺流程制定生产条例、工艺规程、检验和试验程序及辅助培训措施,进而制造、加工和检验电路。所有返工和返修操作应遵循附录 D 的限制和指导原则。

3.4.6 电路的标志

3.4.6.1 通则

电路上的标志规定如下:

- a) 电路识别号(PIN)(见 3.4.6.2);
- b) 定位点(见 3.4.6.3);
- c) 批识别代码(日期代码)(见 3.4.6.4);
- d) 承制方名称或商标(见 3.4.6.5);

- e) 序号(适用时)(见 3.4.6.6);
- f) 特殊标志(见 3.4.6.7);
- g) 静电放电(ESD)敏感度识别标志(见 3.4.6.7.3);
- h) 认证标志(见 3.4.6.7.4)。

除另有规定外,认证标志、PIN、批识别代码和 ESD 识别标志应标在扁平封装或双列直插封装的顶面,圆柱形封装(TO 结构和类似结构)的顶面或侧面。

3.4.6.2 电路识别号(PIN)

3.4.6.2.1 通则

每个混合集成电路应按以下示例标志出电路识别号。

<u>J 或 Δ</u>	<u>XXXX</u>	<u>H</u>	<u>M</u>	<u>C</u>	<u>H</u>
军用标志					
或认证标志	电路型号	电路等级	外壳外形	引线镀涂	RHA
(3.4.6.2.2)	(3.4.6.2.3)	(3.4.6.2.4)	(3.4.6.2.5)	(3.4.6.2.6)	(3.4.6.2.7)

3.4.6.2.2 军用标志或认证标志

军用标志或认证标志表示按本规范和相关详细规范要求生产的军用产品或认证产品。

3.4.6.2.3 电路型号

电路型号应用字母与数字表示。

3.4.6.2.4 电路等级

电路等级标志应用单个字母表示出符合本规范和电路详细规范要求的质量等级。

3.4.6.2.5 外壳外形

电路外壳外形应按 GB/T 15138 和相关详细规范的规定标志出给定的每种外形。

3.4.6.2.6 引线镀涂

引线框架或引出端材料及镀涂应按附录 D 的规定。引线镀涂应按表 3 规定用单个字母标志。

表 3 引线镀涂标志

镀涂字母	引线镀涂
A	热焊料浸镀
B	镀锡铅
C	镀金
X	镀涂 A、B 或 C

以上镀涂适用于满足本规范附录 D 要求的各种引线框架或引出端材料;
镀涂字母“X”不应标志在集成电路或其封装上。这个标志供产品目录、订货或其他文件使用,表示使用引线镀涂 A、B 或 C 都是可以接受的、可互换的,而且没有优先顺序。订货时,当 PIN 中引线镀涂为“X”时,意指引线镀涂 A 将被提供给最终使用者。

3.4.6.2.7 辐射加固保证(RHA)

标准 RHA 电路还必须满足附录 E 的性能要求。RHA 标志应按附录 E 或采购文件规定。

3.4.6.3 定位点

表明引线编号或机械取向的起始位置的标志点、定位点、突舌或其他标志应按规定应用,以便电路按正常结构安装后,可以看见此标志。等边三角形”Δ”可用作为静电敏感电路的标志(见 3.4.6.7.3),也可以作为第一引出端的识别标志。

3.4.6.4 批识别代码(日期代码)

电路应标志出能够识别最后密封周的唯一代码。在代码中,最前面两位数字为年份的最后两位数,第三和第四位数字表示该年的周数。当周数是一位数字时,则第三位数为零。代码号从左到右或从上到

下按顺序表示年和周(如 1208 即表示 2012 年的第 8 周)。

3.4.6.5 承制方名称或商标

混合集成电路上应标出承制方的名称或商标。

3.4.6.6 序号

3.4.6.6.1 K 级电路的序号

在筛选试验的首次电测试开始之前,应给每块 K 级电路标上一个唯一的连续给定的序号。应保存批记录,以便通过序号追溯到具体的来料检验批并查出所有的元器件来源。

3.4.6.6.2 H 级、G 级和 D 级电路的序号

仅当电路详细规范或采购文件有规定时,H 级、G 级和 D 级电路才需要给定序号。

3.4.6.7 特殊标志

3.4.6.7.1 通则

当外壳尺寸有限,其顶面不足以标记特殊工艺的识别标志时,外壳背面也可用来标志,但 ESDS 识别标志应该标在顶面。对引线数少于或等于 16 的钮扣帽式扁平封装,允许识别标志标在陶瓷上。在非导电面上的背面标志禁止使用导电性或电阻性油墨标志。

3.4.6.7.2 氧化铍封装识别标志

如果电路封装含有氧化铍,则应标上”BeO”字样。

注:含有氧化铍的封装不能进行打磨、喷砂、机械加工或其他操作,否则会产生氧化铍或铍的粉尘。而且,BeO 封装不能放置在酸环境中,否则会产生含有铍的气体。

3.4.6.7.3 ESD 敏感度识别标志

当按 GJB 548 方法 3015 进行试验时,ESD 的分类等级应按表 4 的规定。

表 4 ESD 分级

级别	标志	电压范围
0 级	△0	<250V
1A 级	△A	250V~499V
1B 级	△B	500V~999V
1C 级	△C	1000V~1999V
2 级	△△	2000V~3999V
3A 级	△△△A	4000V~7999V
3B 级	△△△B	≥8000V

在由试验确定出适当的等级之前,承制方可以将未经 ESD 分级试验的电路按 0 级标志(△0)。

3.4.6.7.4 认证标志

满足本规范和相关详细规范要求并获准列入 QML 的所有混合集成电路,应具有符合规定的认证标志。电路在完成本规范和详细规范的全部试验后,才能标上认证标志。这些已核实的试验数据应归档保存至少 5 年。在规定期限内,这些数据可提供给鉴定机构现场复查用。

3.4.6.8 H 级和 G 级电路受控贮存时的标志选择

在收到相同或不同等级要求的订单之前,若电路按质量保证要求的某些部分经受了试验和筛选,并被贮存在受控环境中,则检验批识别代码应随同 3.4.6 规定的其他标志一起标志在电路外壳上,以确保对材料的识别。作为一种替代方法,若电路与确保能追溯到工艺和检验记录的充分数据一起存放,则可在完成规定等级的全部检验后,再标出全部标志。

3.5 产品要求

按本规范交货电路的具体要求,包括温度范围等,应在电路详细规范中规定。

承制方在出售符合本规范要求的电路时，应提供负责产品生产的法定管理者签署的合格证明文件（如合格证等），以证明电路是按照本规范生产、试验和处理的，符合或高于相应电路等级的性能要求。法定管理者可以通过书面授权，指定其他责任人签署合格证明文件，但是否与事实一致的责任仍由法定管理者承担。

3.6 可循环、可回收或环保材料的使用

如果可循环、可回收或环保材料的使用能够满足或优于加工和维修性要求，并且能够有助于降低寿命周期的成本，则应在可能的最大范围内使用这些材料。

4 质量保证规定

4.1 一般要求

所有产品应满足第3章的要求。承制方有责任验证其按本规范交货的产品满足第3章的性能要求。无论本规范中是否规定了某项检验要求，承制方都有责任保证所有提交用户验收的产品均满足合同要求。作为制造过程一部分的抽样检验，可以作为确定产品是否符合要求的一种手段，但是这并不意味着承制方可以提交明知有缺陷的产品（无论是已知还是实际存在的），也不能要求用户接收这些产品。

4.2 质量保证大纲

符合本规范的电路承制方应按附录A的要求建立质量保证大纲。该质量体系用来验证电路是否满足第3章规定的适用性能要求。该质量体系由鉴定机构认可（详见4.5）。

4.3 基线工艺流程

符合本规范的电路承制方应实施一个基线工艺流程，详述各工序、试验、检验或监控措施、原材料进入流程的位置及其完成顺序。附录C和附录D提供了通用的验证、设计和结构准则，供制定基线工艺流程用。附录C和附录D规定的准则和验证要求可按3.4.2的规定进行修改。基线工艺流程由鉴定机构认可（见4.5）。对有G级或D级电路的承制方，列入QML的基线工艺流程可以是其产品制造流程（如流程图）中的一个或几个，但必须能代表其工艺和材料。

4.4 质量保证大纲计划

4.4.1 要求

承制方的质量保证大纲计划反映了质量保证大纲的主要要素。承制方应制定质量保证大纲计划并坚持实施。

4.4.2 内审程序

作为质量保证大纲计划的一部分，为评估承制方质量保证体系的有效性和满足规范要求的能力，承制方应在质量部门的指导下建立独立的内审程序，并且能够提供内审结果。

4.4.3 更改控制程序

作为质量保证大纲计划的一部分，承制方应建立一个更改控制体系，并应包括更改通知程序，以便在更改涉及到产品形状、装配和功能时，能够通知所有相应的订购方。

4.5 列入QML的验证

4.5.1 通则

按本规范制造电路的承制方应从鉴定机构获得列入QML的资格。鉴定机构认可承制方的质量保证大纲计划、基线工艺流程和技术能力后，承制方才能获得QML证书并列入QML。基线工艺流程中的制造工艺和材料可列入QML。鉴定机构应提供获得QML证书和列入QML的程序。

4.5.2 验证审查

4.5.2.1 通则

在审查中，鉴定机构应核查承制方的质量保证大纲（适用时，含TRB质量保证大纲）是否至少满足附录A相同质量等级的要求，还应核查承制方基线工艺流程，评定这些流程是否具有生产出满足附录C通用性能验证要求的电路的能力。鉴定机构也应评价承制方对关键工艺的控制能力，是否在生产中建立

了关键点控制极限并持续保持控制能力。

4.5.2.2 现场审查

承制方应向鉴定机构提供支撑质量保证大纲(适用时,含 TRB 质量保证大纲)和程序运行所需的全部数据。鉴定机构必须考察制造设备、试验设备和操作人员。对于首次鉴定,现场审查包括以下方面:承制方的质量保证大纲(适用时,含 TRB 质量保证大纲)、设计程序、基片制作、组装和试验过程以及设备控制。审查小组应将不足之处和注意事项形成报告,在审查结束时提供给承制方。

4.5.2.3 认证证书

在现场审查和所有不足之处与注意事项纠正改进之后,鉴定机构应向制造商颁发认证证书。

4.5.2.4 G 级、H 级和 K 级电路的工艺流程审查

承制方应向鉴定机构呈报基线工艺流程,以便审查按这些流程能否生产出满足附录 C 适用要求的电路。

4.5.2.5 D 级电路的工艺流程审查

承制方计划制造的产品及其工艺控制与承制方规定的质量保证大纲应确保一致。承制方的工艺和材料也应与承制方选择的基线工艺流程(见 4.3)对比统一。

4.5.3 基线能力证实(鉴定)

4.5.3.1 通则

为列入 QML,承制方应证明按其工艺和材料能够生产出满足适用性能要求的产品。承制方的先进技术或新技术也应作为其基线能力鉴定的一部分完成技术特性验证。

4.5.3.2 H 级和 K 级电路的 QML 表

承制方应证明采用其基线工艺流程能够生产出满足规定性能要求的产品,并具有一定的可靠性安全裕度。可靠性安全裕度可以通过试验来表征,其试验应力要比规定的筛选和质量一致性检验的应力高。附录 C 中的鉴定检验流程规定了一个安全裕度。这种证实可以利用以前的数据,也可以完成附录 C 的鉴定检验流程获取专门的数据。为鉴定先进技术或新技术,承制方可以按需要修改附录 C 的鉴定检验流程。但该修改应报鉴定机构批准。

4.5.3.3 G 级和 D 级电路的 QML 表

承制方应证明采用其基线工艺流程能够生产出满足相应等级性能要求的产品。这种证实的数据可以是历史数据,也可以是为证实该能力而专门获取的数据。这些数据应提交给鉴定机构。承制方的责任是提供足够的证据证明其电路有能力满足性能要求。

5 交货准备

5.1 包装要求

包装应清洁、干燥,对混合集成电路具有良好的防护作用。包装材料和结构不能对电路有害。适用时,还应具有静电防护作用。

5.2 运输、装卸和储存

在运输、装卸期间,应防止电路受到机械损伤。混合集成电路应储存在清洁、干燥、无污染的良好环境中。适用时,还应采取静电防护措施。

6 说明事项

6.1 预定用途

符合本规范要求的混合集成电路预定用于军事部门。为使产品在保持必需的质量和可靠性前提下获得最佳的成本效果,建议在原设备配件的初始采购时,就订购那些等级与所需用途相适应的电路。在后勤供应的备件采购中,除另有规定外,建议所有电路均按 H 级要求采购。

6.2 采购文件中应明确的内容

采购文件至少应规定下列内容：

- a) 本规范的名称、编号；
- b) 本规范中引用文件的版次(必要时)；
- c) PIN；
- d) 适用的电路详细规范的名称、编号；
- e) 电路镀涂；
- f) 质量保证等级；
- g) 更改通知。

当需要时，采购文件中还可以规定下列内容：

- a) 失效分析要求；
- b) 特殊要求
- c) 样品处理；
- d) 鉴定或质量一致性检验方案的要求；
- e) 耐焊接热要求。

6.3 术语和定义

GJB 548、GJB 128 和 GB/T 12842 确立的以及下列术语和定义适用于本规范。

6.3.1 采购文件 **acquisition documents**

采购文件包括采购订单、合同、招标书、协议、电路详细规范或其他适当的文件。

6.3.2 基线工艺流程 **baseline process flow**

基线工艺流程是承制方的专用工艺流程，详述各制造工序、试验、检验及元器件、原材料进入流程的位置。该流程始于来料，包括所有的制造工序、成品电路筛选、产品的最终接收检验。基线工艺流程中的制造工艺和材料是列入 QML 的基线中的一部分。整个基线工艺流程在 QML 认证时应被核查。

6.3.3 外壳外形 **case outline**

包括尺寸和尺寸公差 of 的电路外形。

6.3.4 认证混合集成电路 **certificated hybrid integrated circuit**

满足本规范和有关详细规范要求并获准列入 QML 的混合集成电路。

6.3.5 全符合电路 **compliant devices**

全符合电路是指没有任何例外，完全满足本规范性能要求且符合电路详细规范要求的电路。

6.3.6 复合键合 **compound bond**

一个键合点焊头搭放在另一个键合点焊头顶部的键合。

6.3.7 工序能力指数(Cpk)

Cpk 是反映工序中心相对于规范要求的变化量的能力指数，工序能力指数越高工序能力越强。

6.3.8 关键控制参数 **critical control parameters**

关键控制参数是指那些一旦变化就对设计、工艺或材料有很大影响的参数。

6.3.9 用户符合性矩阵(CCM) **customer compliance matrix**

CCM 说明了用户对具体产品的每一项要求与用来满足用户要求的方法之间的关系。CCM 也说明了承制方所用的替代方法与附录 C 的验证方法(包括针对设计要求所作的更改和更改原因)之间的关系。

6.3.10 定制混合集成电路 **custom hybrid integrated circuit**

一种按本规范制造的混合集成电路，但其设计是按混合集成电路的订购方或使用方的要求进行的。

6.3.11 变化量(Δ)极限 **delta limits**

一个电路经规定的试验并可以接收时，某一规定参数读数的最大允许变化值。 Δ 应根据试验前后的测量结果相比较而获得。

6.3.12 设计分析 **design analysis**

设计分析是对关键性能参数和/或设计数据的评价，以确定设计、工艺、材料的组合，保证不经过试验就可符合规定要求。

6.3.13 实验设计 **design of experiments (DOE)**

DOE 是进行实验的正式方案，用来减少对工艺和材料的敏感性而达到一个规定的要求。典型的例子包括：田口方法、中心综合设计和因子设计。

6.3.14 元件 **element**

混合集成电路中直接影响其功能的一个组成单元，例如组成混合集成电路的片式电阻器、片式电容器、二极管、晶体管、集成电路、声表面波器件(SAW)、基片和外壳等。

6.3.15 静电放电敏感度(ESDS) **electrostatic discharge sensitivity (ESDS)**

由分级试验确定的混合集成电路受静电损伤的敏感程度，是确定静电放电敏感度等级的依据。

6.3.16 膜集成电路 **film integrated circuit**

一种仅仅在绝缘基片表面或内部形成膜元件的集成电路。

6.3.17 最后密封 **final seal**

最后密封是指完成电路密封的一种工艺操作。密封前，所有允许的內部返工已完成，此后不能再进行内部加工。为便于密封日期代码识别以及质量一致性检验，应标出最后密封日期代码。

6.3.18 混合集成电路 **hybrid integrated circuit**

混合集成电路应是两个或两个以上下列元件的组合，并且其中至少有一个是有源器件：

- a) 膜集成电路；
- b) 单片集成电路；
- c) 半导体分立器件；
- d) 片式的、印制或淀积在基片上的无源元件。

6.3.19 混合集成电路型号 **hybrid integrated circuit type**

混合集成电路型号(电路型号)是指具有某一具体结构布局的混合集成电路。一种型号的所有混合集成电路应是采用相同封装、材料、零件和组装工艺制造的，在电气和功能上可以互换，并能经受相同的电气和环境试验。

6.3.20 检验批 **inspection lot**

检验批应由一定数量的一种型号的电路(A组检验要求)或几种型号的电路(仅适用于B、C3和D组检验)组成，但它们必须具有相同的封装形式和引线镀涂，同时提交质量一致性检验。每个检验批的所有电路应在不超过13周的同一周期内完成最后密封。

6.3.21 一体化基片外壳(ISP) **integral substrate/package (ISP)**

一体化基片外壳元件是一个单元，其底部基片已成为成品外壳整体的一部分。

6.3.22 集成电路 **integrated circuit**

具有高等效电路元件密度的一种小型化有源电路，它可视为由一个或多个基片上的互连元件组成且能执行某种电子线路功能的独立部件(不包括印制线路板、电路卡组件和仅由分立电子元件安装在非陶瓷的基片或基板上所构成的组件)。

6.3.23 微波或射频(RF)混合集成电路 **microwave or RF hybrid integrated circuit**

满足下列一个或一个以上要求的混合集成电路：

- a) 具有匹配阻抗的输入端或输出端或输入连接器和输出连接器；
- b) 在绝缘基片上使用规定阻抗的传输线；
- c) 电路的射频(RF)性能受导体长度、宽度或布局的影响。

6.3.24 单片集成电路 **monolithic integrated circuit**

一种仅由在单片半导体衬底表面或其内部形成的元件构成的集成电路，并且这种集成电路至少有一个元件在衬底内形成。

6.3.25 多芯片组件(MCM) **multichip module (MCM)**

一种混合集成电路,其内部装有两个或两个上都超过 100000 个结的集成电路。

6.3.26 不连续生产 **noncontinuous production**

不连续生产是指电路组装工作中断超过 30 天。

6.3.27 离线可靠性评价 **off-line reliability assessment**

离线可靠性评价是利用统计技术方法监测可靠性数据,以便利用这些数据今后对设计、工艺和材料进行调整。

6.3.28 定期能力验证 **periodic capability certification**

定期能力验证是对设备或工艺步骤的个别或多个参数进行校准与确认,这种验证可用以代替检测试验。

6.3.29 封装型号 **package type**

外壳外形、结构、材料(包括键合线和芯片粘接材料)、零件(不包括尺寸不同的预制件)和组装工艺均相同的所有封装。

6.3.30 无源元件 **passive element**

在不需要外加电源的情况下就可以显示其特性的元件,如平面的电阻器、电容器、电感器和已有图形的基片(单层和多层)及非平面的片式电阻器、电容器、电感器和变压器。

6.3.31 典型失效 **pattern failure**

在一个老炼批内由相同根本原因引起的多个混合集成电路的失效。

6.3.32 允许不合格品率(PDA) **percent defective allowable (PDA)**

在完成规定的 100%试验项目后,接收某批时允许出现的不合格品的最大百分数。

6.3.33 生产批 **production lot**

一个生产批应由在同一生产线上、采用相同的原材料、采用相同型号设备、在相同的制造技术和控制下生产的同一型号电路组成。生产批应在电路制造的全部准备工作完成时或之前形成(即可以交付制造)。此外,K 级电路用每种元件都应来自相同的进货检验批,但返工可以不受此限制。

6.3.34 合格承制方目录(QML) **qualified manufacturers list (QML)**

由鉴定机构发布的按照军用标准的要求,质量认证合格的承制方(制造厂)目录。主要包括承制方(制造厂)名称、工艺/材料基线和其覆盖范围内的产品等信息,旨在供使用方订购质量认证合格产品时使用。

6.3.35 鉴定机构 **qualifying activity**

管理和实施电子元器件质量认证的机构。

6.3.36 辐射加固保证(RHA) **radiation hardness assurance (RHA)**

产品质量保证要求的一部分,它将保证电路在经受规定的辐射环境应力时,确保其能继续工作或按规定方式退化。

6.3.37 返修 **repair**

对不合格的混合集成电路进行的一种操作,可使该电路功能恢复到可用但又不能完全消除其性能不合格。

6.3.38 返工 **rework**

对不合格的混合集成电路进行的一种操作,可使所有不合格性能恢复到满足合同、电路详细规范或其他已批准的产品说明书要求。

6.3.39 半导体分立器件 **semiconductor discrete device**

晶体管或二极管。

6.3.40 相似电路 **similar devices**

进行质量一致性检验时,若以下所有条件均满足,则可认为一个型号的电路与另一个型号的电路相似:

- a) 采用相同或更少的制造工艺和材料进行设计和制造;
- b) 采用相同或更少的有源或无源元件组装;
- c) 除电试验要求外, 经受相同的筛选程序;
- d) 采用相同或更少的功能电路(如一个 10 位的 A/D 转换器可以覆盖一个 4 位的 A/D 转换器, 反之则不可)产生相同或更少的功能(功能特性的量值如电压、电流、占空比、频率等可以不同)。

6.3.41 标准评价电路(SEC) **standard evaluation circuit (SEC)**

标准评价电路是能够代表实际产品的一种试验样件或电路。SEC 可以是实际产品, 也可以为评价特定工艺而专门设计。SEC 应采用其所代表的产品生产中使用的相同工艺、设备和材料制造。

6.3.42 统计过程控制(SPC) **statistical process control (SPC)**

SPC 利用统计方法监测参数(即工艺或产品), 以便对工艺波动和漂移提出早期警告。应采取适当的措施保持统计控制状态。SPC 可作为推进工艺改进的工具。

6.3.43 基片 **substrate**

在其表面或其内部制作或粘接混合集成电路元件的一种支撑物。基片上可以没有导体图形或印刷、淀积的元件。

6.3.44 技术能力 **technology capability**

技术能力指技术的可靠性与性能极限。一般通过能揭示失效模式或机理的一些已知试验和对影响技术的性能与可靠性的关键特性进行试验来确定。比电路筛选和最终接收试验更严酷的试验, 或试验到失效的试验均可作为确定技术能力的专门试验。对于成熟技术也可以通过其他方式获取数据, 如长时间积累的生产试验数据、为特定项目或用户累积的针对设计或产品的鉴定检验数据等。

6.3.45 晶圆批 **wafer lot**

晶圆批应由在开始制造时就作为一个组并采用同种工艺而形成批的集成电路或半导体分立器件晶圆组成。每个批均应给出其特有的识别标志或代码, 以便在整个制造过程中可以追溯和保持批的完整性。只要充分维持工艺流程稳定及受控, 确保按工艺规程对批中所有晶圆进行完全相同的加工, 则可按下列程序之一完成同一组的晶圆批加工:

- a) 通过同一设备和工序对晶圆批中的所有晶圆同时加工;
- b) 通过同一设备和工序对所有晶圆连续或顺序加工(晶圆批中逐片或分批加工);
- c) 通过同一认证线上的多台设备对晶圆批中的各分批同时加工, 但需要采用统计质量控制(SQC)保证并证实各设备与其所加工晶圆之间的相互关系。

6.4 破坏性试验

所有的机械和环境试验(6.5 所列的除外)在试验开始时均认为是破坏性的, 但当某项试验累积的试验数据足以证明该试验为非破坏性的之后, 则可以认为该试验为非破坏性的。若产品同一样本在重复了 5 次某项规定试验后, 累积数据表明样品中没有任何一块电路出现性能逐渐退化或通不过该项试验要求, 则有充分理由认为该试验是非破坏性的。100%筛选中规定的任一项试验, 就其在筛选中所取的应力水平、持续时间或循环次数均应视为非破坏性的。除另有规定或其后试验证明外, GJB 548 中下列试验在试验开始时均作为破坏性的:

- a) 内部目检和结构检查(见注 1)(方法 2014);
- b) 芯片剪切强度;
- c) 键合强度(方法 2011);
- d) 电离辐射(总剂量)试验;
- e) 可焊性(引线镀涂 A 除外);
- f) ESDS 试验;
- g) 耐湿;
- h) 玻璃熔封盖板的扭矩试验;

- i) 引线牢固性(方法 2004);
- j) 引线涂覆附着力试验;
- k) 盐雾;
- l) 扫频振动;
- m) 金属化层的 SEM 检查;
- n) 内部水汽含量(见注 2);
- o) 稳态寿命(加速的);
- p) 针栅阵列式封装破坏性引线拉力试验(方法 2028);
- q) 单粒子效应(SEE);
- r) 剂量率翻转试验;
- s) 中子辐射;
- t) 随机振动。

注 1: 此项检验在封前目检时完成是非破坏性的。

注 2: 这些试验样品可以按附录 D 的规定进行开盖和再封盖后作为合格品交货。承制方应确保在电路的装卸、试验和运输过程中采取了适当的防护措施。

6.5 非破坏性试验

除另有规定外, 下列试验为非破坏性试验:

- a) 低气压;
- b) X 射线照相;
- c) 稳态寿命(见注);
- d) 粒子碰撞噪声检测(PIND);
- e) 间歇寿命(见注);
- f) 外形尺寸;
- g) 密封;
- h) 非破坏性键合拉力;
- i) 外部目检;
- j) 耐溶剂性;
- k) 内部目检(密封前);
- l) 可焊性(仅对引线镀涂 A);
- m) 老炼(见注)。

注: 除另有规定外, 当试验温度超过电路规定的最高结温(包括规定的最高工作温度或最高试验温度)时, 这些试验应视为破坏性的。

附 录 A (规范性附录) 质量保证大纲

A.1 范围

本附录规定了承制方制定质量保证大纲的详细要求,以实施验证与预防措施,保证产品质量和可靠性。质量保证大纲应能证实保证符合适用性能要求的各种方法,包括设计、制造及验证。本附录同时规定了两种质量保证大纲方案,其一是无技术审查委员会的质量保证大纲(即非 TRB 质量保证大纲),其二是技术审查委员会质量保证大纲(也即 TRB 质量保证大纲)。

A.2 技术审查委员会(TRB)质量保证大纲

采用该方案的承制方必须建立一套 TRB 程序,并得到鉴定机构认可。TRB 程序允许承制方将本规范规定的传统设计、结构要求和检测试验(如筛选、质量一致性检验及鉴定检验)等转向具有充分证据证明有效的另一些预防方法。替代的预防方法包括统计过程控制(SPC)、定期工艺能力认证、设计分析、健壮设计、离线可靠性评价等。这些证据能够证明,在不执行检测试验项目或不遵循本规范规定的设计与结构要求时,这些预防方法也能确保产品符合本规范最低的质量和可靠性要求。承制方应以本规范作为依据建立一个质量保证大纲,并应包括拟认证的整条生产线。该生产线由 TRB 控制,根据技术或工艺的相应特点,TRB 可以修改、替换或取消一些检测试验。可采用统计过程控制和实验设计等技术确定工序能力。这些替代方法一经确定,则需要定期进行评价,以保证这些工艺持续满足所要求的工序能力。质量保证大纲也需要一个持续改进的程序,以降低产品总成本和改进质量及可靠性。对每种产品还应制定一个用户符合性矩阵(CCM),将其作为转换用户要求过程的一部分,并规定出满足最终产品性能要求的方法。

A.3 质量体系要求

A.3.1 管理职责

管理者的职责是确保质量体系有效运行并圆满实现其目标。

A.3.2 质量管理体系

A.3.2.1 质量保证大纲要求

A.3.2.1.1 通则

本规范规定的质量保证大纲由能够充分保证电路质量的一系列文件组成。本章是制定这些文件的指南。承制方可以采取引用已有的程序、文件或规范并作一些概要说明的方式编写质量保证大纲。对同一承制方内不同生产线的不同处理方法应在质量保证大纲中说明和解释,或对这些不同的生产线分别制定各自的质量保证大纲。质量保证大纲至少应包含本附录规定的各条要求,适用时还应包括全部 TRB 方面的规定。

A.3.2.1.2 组织机构职能方框图

该图应以职能方框图形式标明在制定、审批和执行产品质量保证大纲的所有方面的权限和责任范围(在职责和人员两方面)。任职者的姓名不要求标在图上。

A.3.2.1.3 基线工艺流程图

基线工艺流程图应标明所使用的有关材料检验、生产工艺、生产环境和生产控制的所有主要文件。这些文件应规定名称和编号,便于识别。更改批准之后应按 A.3.5 已批准文件的更改控制程序处理。

A.3.2.1.4 设计指南

设计指南用于电路设计和/或核实其设计(见 A.3.4)。

A.3.2.1.5 流程卡

流程卡用于生产和试验过程中对材料及产品进行跟踪。

A.3.2.1.6 基线文件目录

基线文件目录列出了编制质量保证大纲所用规范的名称、编号及版本，是承制方在接受认证审查时须审核的一份基线文件。

A.3.2.1.7 承制方内审

承制方内审程序应规定关键检查范围、内审频次，以及当发现与批准的程序或规范要求有差异时所采取的纠正措施系统。

A.3.2.2 设计、工艺、制造和试验规程

承制方至少应具备以下各方面的程序和规程。必须对影响电路质量的加工工艺和材料规定控制程序。承制方有责任制定必要的程序以充分控制所生产电路的质量。这些程序通常被制定为承制方的规范、工艺规程和其他生产规章制度。以下是制定这些程序和规程的指南：

- a) 质量管理体系运行(见 A.3.2)；
- b) 材料处理(见 A.3.2.3)；
- c) 设计、工艺、返工、工具和材料的标准及规程(见 A.3.2.3)；
- d) 将用户要求转变为承制方内部规程(见 A.3.3)；
- e) 设计、工艺和文件的更改控制(见 A.3.5)；
- f) 来料、设施和加工件的进厂检验(见 A.3.6)；
- g) 来料、加工件和发货清单的控制(见 A.3.6.2)；
- h) 性能验证工作(包括试验方法)(见 A.3.10.3)；
- i) 工具、量具及试验设备的维修和校准(见 A.3.11)；
- j) 失效与不合格的分析及数据反馈(见 A.3.13)；
- k) 失效纠正措施及其评价(见 A.3.14)；
- l) 不合格材料的控制(见 A.3.14)；
- m) ESD 控制程序(见 A.3.15.1)；
- n) 工作区的净化与环境控制(见 A.3.15.2)；
- o) 人员的培训与考核(见 A.3.18)；
- p) 包装。

A.3.2.3 设计、工艺、制造的设施和材料规程

电路设计、工艺、制造的设施和材料应编制成标准、规范或其他合适的文件。这些标准、规范或文件应涉及到设计与生产的所有方面，包括设施的测试与检验、材料的采购与处理、设计的验证试验以及工艺步骤等方面的要求与容差。作为最低限度的要求，承制方必须具有下述几项详细文件，而且这些文件必须充分保证对生产实施定量控制，其规定的容差或极限控制应足够严格，以保证重复生产高质量的产品。加工和检验记录能反映实际达到的效果。

- a) 来料控制(如基片、外壳、芯片及元件、键合丝和纯水等)；
- b) 基片制造；
- c) 芯片、元件或基片粘/焊接；
- d) 互连(如引线键合)；
- e) 返工；
- f) 密封。

A.3.2.4 质量改进程序

承制方应制定并实施用于工艺质量和可靠性持续改进的程序，包括纠正和预防措施。

A.3.2.5 TRB 质量保证大纲(适用时)

A.3.2.5.1 通则

承制方可以选择实施 TRB 质量保证大纲。采用 TRB 质量保证大纲由 TRB 控制。TRB 质量保证大纲应能保证和证明产品与无 TRB 质量保证大纲的规定相一致，并应规定持续改进程序。依据 TRB 质量保证大纲生产的电路，至少应在外形、装配、功能、质量和可靠性方面与依据附录 C 生产的电路相同。

A.3.2.5.2 实施

附录 A 应作为制定 TRB 质量保证大纲的基本要求。以此为起点，TRB 质量保证大纲可根据工艺或生产线特点确定。在满足了认证的最低限度要求之后，承制方可以针对附录 C 中规定的基线流程中的某些要求实施替代方法，同时基线流程中的其他要求应依照附录 C 进行检查试验。在认证时，至少应审查以下方面的要求：

- a) 技术审查委员会；
- b) 质量保证大纲；
- c) 包括技术鉴定检验流程的工艺/材料确认和能力证明程序。

A.3.2.5.3 技术审查委员会 (TRB)**A.3.2.5.3.1 工作程序**

承制方应建立一个技术审查委员会并制定指导其工作的必要程序。承制方有责任保证 TRB 的工作将使产品满足所有的用户及性能要求。至少应包括以下内容：

- a) 记录保存规定；
- b) 基本组成人员名单；
- c) TRB 章程；
- d) TRB 职责；
- e) TRB 决策用的数据再现系统；
- f) TRB 会议程序；
- g) 决策形成和批准程序；
- h) TRB 会议记录的分发。

A.3.2.5.3.2 TRB 组织结构

承制方的 TRB 至少应有以下各部门的代表：设计、材料采购、组装、试验、可靠性和质量保证。需要时，与决策有关的、对产品及其工艺或者其生产设备有责任的其他人员也应当参加。承制方应确定必须参加到 TRB 中的那些部门。这些部门中负责技术的 TRB 代表应得到鉴定机构确认。

A.3.2.5.3.3 TRB 职责

TRB 应对承制方已认证合格的生产线实施监督，其中包括按附录 C 持续控制的工艺和材料。TRB 应对以下各方面负责：

- a) 制定、监测、维持和控制质量保证大纲，以及全部支撑文件和数据。
- b) 管理质量保证大纲的实施。
- c) 监督和控制内审程序。
- d) 管理和保持质量改进程序。
- e) 监督工艺/材料的确认和更改控制工作。
- f) 监督初始工艺/材料的鉴定/认证及其后的维持。
- g) 审查和分析数据(如 Cpk 数据、不合格数据、组装不合格率、失效返回率以及失效分析结果)，并采取适当措施改进工艺。在已交付电路的性能和可靠性有问题时，TRB 应当提供快速的评价、合适的纠正措施，并负责敦促将问题报告送交鉴定机构。
- h) 保存发现情况和采取措施的各种记录。
- i) 将质量保证大纲运行情况报告鉴定机构。
- j) 批准一些替代方法，以修改、替换或取消现有方法(如本规范的检验、试验、筛选、质量一致

性检验或者设计/结构准则)。

A.3.2.5.4 替代方法的相关性、确认和实施程序

A.3.2.5.4.1 通则

本条是对本规范中检验、试验、筛选、质量一致性检验或设计与结构要求进行修改、替换或取消的方法。承制方应按本附录制定各种方法,用于证实和维持工艺和材料的能力,验证设计能力。本规范的试验方法和设计与结构要求是预定用于军用产品的最坏应用环境的。任何用来代替试验、筛选或设计与结构要求的替代方法应得到承制方 TRB 的批准,并且还应给出替代方法与其所替代的本规范要求之间的特定相关范围(即:它如何满足本规范的特定应用环境),或者说明某些要求不适用于某种特定技术(见 3.9)。无 TRB 组织的承制方也可以使用替代方法,但必须得到鉴定机构认可。

A.3.2.5.4.2 相关性、确认和实施程序

以下为典型流程:

- a) 确定替代方法所要替代的本规范的要求;
- b) 运用数据确定所替代要求与潜在替代的方法(或几种方法)之间的相关性;
- c) 对于存在相关性的有关部分,研究并起草替代方法;
- d) 积累离线数据,证实替代方法(或几种方法)的能力,以保证满足要求;
- e) 将替代方法(或几种方法)提交 TRB 批准;
- f) 由 TRB 指导,实施替代方法(或几种方法)。

注:如果一种替代方法已被确定不再保证满足本规范的要求,则在达到所要求的能力之前,应依据 TRB 早先批准的基线进行检验、筛选和试验。

A.3.2.5.4.3 替代方法

对于每种拟采用替代方法评定的工艺,承制方应规定并实施能够保持该工艺/材料能力的替代方法,以便持续满足本规范的最低性能要求。替代方法的实例有设计分析、DOE、离线可靠性评价、定期性能验证、SPC、嵌入式控制方法、承制方开发的试验方法、带有反馈控制的自动方法等。

承制方可以利用标准评价电路(SEC)来评价替代方法的能力和监测产品性能。SEC 设计应得到 TRB 批准并通过承制方的文件系统进行控制。SEC 文件应包括结构、尺寸、预定用途(即由它评价的工艺)和最低接收极限值(如机械或电气性能值)。

当需要时(由 TRB 决定并保存文件记录),应当定期评价替代方法,以保证其持续有效。定期评价是 TRB 监测和维持产品质量的一种辅助手段。定期评价的方法包括失效-应力试验、失效模式分析、分析预测建模等。假如一种替代方法被确定为不再能满足初始要求(见附录 C),承制方应实施 TRB 早先批准的相应的基线化检验、筛选、试验和工序。

A.3.2.5.5 TRB 记录

应保存 TRB 成员、审议内容及各种决定的记录,不同的观点及意见应记录下来。TRB 会议记录和相关的数据至少应保存 5 年。

A.3.3 用户要求的转换

承制方应建立一套制度,通过它可以将用户和本规范的所有要求转换为承制方的内部工作规程。这种转换的结果,包括采用的各种替代方法,应当形成文件并在用户需要时提供。对于有 TRB 组织的承制方,作为用户要求转换过程的一部分,承制方应对每个产品制定一个 CCM,在其中说明满足最终产品质量、可靠性、用户和规范要求的各种方法,同时下一级装配环境也应考虑到。承制方用来控制、监测或者评价工艺及材料所需要的工艺能力和具体内部文件应列入 CCM 中。CCM 应得到 TRB 批准或合同有规定时得到订购方批准。应保存当前 CCM。

A.3.4 设计要求

适用时,承制方应制定电路设计的方法。该设计方法应包括以下方面:

- a) 设计指南/手册。承制方的设计指南应规定与设计相关的鉴定合格的工艺和材料,包括应用环

- 境与受影响材料或(和)工艺之间的相互作用。应记录与本规范不一致的任何设计要求。这些指南构成了按质量保证大纲生产的所有产品的设计基础。
- b) 在温度和电气性能极限最坏情况下的设计模型/程序。
 - c) 适用时, 规定对规则的检查程序, 包括下列方面:
 - 1) 设计规则检查(DRC): 几何及物理的;
 - 2) 电气规则检查(ERC): 短路及连通性;
 - 3) 可靠性规则检查: 电迁移和电流密度、IR 压降、单粒子效应、ESD, 适用时;
 - 4) RHA 规则检查: 适用于辐射环境;
 - 5) 电磁兼容(EMC)分析: 用户要求或适用时。
 - d) 热设计验证程序。
 - e) 可靠性设计验证程序: 最坏情况下电路设计。
 - f) 封装设计性能验证程序。
 - g) 从设计、材料、工艺的研发活动到制定为设计指南的闭环反馈程序。
 - h) 下一级装配环境(如将器件手工焊接或波峰焊接后的下一级组装工序)的要求。

应记录更改、更改实施日期、通过工艺和试验的首次更改的可追溯性, 以及更改的理由。

A.3.5 更改控制

应制定相应的方法和程序, 以实施与控制电路设计、工艺及其文件的更改。需要时, 还应提供关于更改的资料数据等。这当中包括为降低成本和持续改进所作的更改。承制方应保证提供给有关人员的所有文件的版本准确无误。

更改被分为三类, 具体规定见表 A.1。

表 A.1 更改的分类

类别	说明
I	重要更改
II	次要更改
III	编辑性更改

所有设计上的更改、材料或工艺的替换、或者对基线文件的修改(即全部 I、II、III 类更改)应依据已建立的更改控制程序予以实施。

- a) I 类: I 类更改是指那些可能影响产品的性能、质量、可靠性、辐照性能(规定时)或者互换性的更改(见附录 D 中表 D.1 主要更改示例)。如果合同有规定, 更改需要订购方认可。
- b) II 类: II 类更改是指除 I 类和 III 类更改以外的所有其他更改(如与军用规范版本的一致性、承制方金属化掩模的更改、详细规范允许误差范围内封装高度的更改等)。控制程序、记录应保存并利于现场审查。
- c) III 类: III 类更改为文字编辑性更改, 指那些对保证文件的理解与实施有影响的必要的更改(如格式更改、拼写准确、用词一致等)。对 III 类更改而言, 更改文件记录应保存并利于现场审查。

A.3.6 来料控制和验收

A.3.6.1 供方控制程序

应制定合格供方的评价和确认程序以控制与核实来料的性能。该程序的目的是对供方进行选择 and 监控, 以保证其来料满足并保持所要求的性能水平(如 Cpk、ppm 等)。供方能否列入合格供方清单是以符合性证据为基础的, 即供方应说明, 通过执行类似于本规范的 SPC 和质量管理体系, 其产品符合规范要求。当从合格供方采购元器件且满足相应产品质量等级要求时, 常规的元器件评价试验(如半导体芯片 100%电测试、100%内部目检、阻容元件 100%电测试等)可不再进行。可以从未经认可的供方处采购

材料，但应按本规范的附录 C 或者经过 TRB 或鉴定机构批准的替代方法进行评价试验。依照本程序进行控制的每个供方至少应具有下列文件：

- a) 供方质量保证大纲；
- b) 供方材料和工艺更改时所采用的通知程序；
- c) 供方、承制方或双方均可以执行的质量保证程序。

A.3.6.2 来料、加工件和收发料控制

对于来料、加工件以及入库和出库产品的储存和转运，应制定相应的控制方法和程序，以便控制有限寿命材料的老化和防止无意中将合格和不合格的材料、工件或成品相混淆。工艺过程中每个区域应保持所存放加工件的一致性。

A.3.7 用户提供的材料

应制定一个追溯和控制所有用户提供材料的文件。

A.3.8 可追溯性

A.3.8.1 材料和元件的可追溯性

可追溯性是针对每块电路而言，所有的粘接材料、镀涂材料应能追溯到每种材料的生产批、检验批或其他规定的编组。G 级、H 级和 K 级电路所使用的元器件和材料应可追溯到它们的承制方生产批，辐射加固的 G 级、H 级和 K 级电路芯片及器件应可追溯至晶圆批。对 K 级电路，应可从电路序列号追溯到具体晶圆批。

A.3.8.2 工艺和试验的可追溯性

同一批次生产的每块电路或每组电路应通过生产流程卡或类似文件加以识别，完整的制造过程，包括返工等均应记录下来。记录中至少应包括所有工艺的完成日期、规范、生产工序编号以及操作人员的识别代号。这些记录应按照 A.3.16 的规定保留。

A.3.8.3 生产批可追溯性

承制方应保持生产批的可追溯性。另外对于 K 级电路，每种元器件应各来自于同一来料检验批。当返工需要时，可采用来自不同来料检验批的材料，但应通过电路序列号保持可追溯性。

A.3.8.4 生产批识别

当每个生产批或检验批经过各道工序加工时，各个记录应予以识别。这些记录应能识别成品的每个生产批或性能验证批(当适用时)、完成的试验/检验及结果、电路序号、完成日期、批识别标志、电路详细规范、批处理和密封、发货或库存的数量。

A.3.9 工艺控制

承制方应规定所有工艺控制和用来保证工艺能力和工艺一致性的方法。至少应规定所有关键工艺的参数。适用时，承制方应确定工艺监测图形(PM)、SPC 方法的使用等。

记录应包括控制图等工具的实施(如均值-极差图、均值-方差图等)，或能表明生产规程中规定的材料、设施和组装工艺流程控制点所达到的控制程度的各种方法。记录也应能表示出在发生失控情况时所采取的措施以及在失控操作期间加工产品的处理情况。

A.3.10 检验和试验

A.3.10.1 检验工作

应制定各种检验工作文件。文件中应规定检验类别、抽样和试验的程序、接收和拒收判据，以及使用的频度。

A.3.10.2 质量控制工作

应制定质量控制工作文件。文件应说明控制的类型、程序、规定判据、操作条件、记录和使用的频度。

A.3.10.3 性能验证工作

应制定性能验证工作文件。文件应说明验证工作的类型、程序、设备、评价、工作判据、记录和使

用的频度。

A. 3. 10. 4 检验工作记录

检验工作的记录应包括所做的试验或检验、被检验电路的分组(批、炉等)、控制文件、检验完成日期、受试电路数量,以及电路接收、拒收情况或最终处理情况。

A. 3. 11 测量和试验设备的维护与检定/校准

应按 GJB 2712 或等效标准的要求,制定工具、量具和试验设备的维护与校准程序,以及维护与校准周期表。有关电试验部分见 GJB 548 电试验设备的准确度要求。

按 GJB 2712 或等效标准的要求,校准记录应包括对每台设备的校准项目所定的校准周期、实际完成校准的日期、执行校准任务的小组名称以及校准后设备符合有关文件要求的证明。

A. 3. 12 组装和试验流程卡实例

应保存筛选和一致性检验验证流程卡。当允许在线检验替代离线检验(即替代 A 或 B 组检验)时,则该流程卡应包括所要求的检验证据。流程卡应包括所需要的足够资料,详细地描述电路生产和试验中使用的各个步骤,包括承制方自己进行的所有试验。下面各项内容作为指南应予以提供:

- a) 工序名称或标题以及每种工艺或试验的规范号;
- b) 标明 PIN、日期代码和承制方内部批识别号;
- c) 标明试验日期和操作人员;
- d) 试验用的所有主要设备标注校准控制号或设备识别号;
- e) 每种工艺或试验的投入数量和拒收数量,以及当抽样时的实际试验数量;
- f) 适用时,合格的和失效的电路的序号;
- g) 当工艺或试验结果(即老炼和 96h 观察)很关键时,工艺或试验的开始和截止时间;
- h) 操作人员验证的主要试验条件,其中包括时间、温度、每分钟转数等;
- i) 老炼的不合格品率计算和典型失效分析;
- j) 老炼或寿命试验板的序号或试验电路识别号和修改号;
- k) 除电试验外要求的所有变量数据(需要时可附表);
- l) 当要求变量数据时,电试验的试验程序号及版本号。

A. 3. 13 电路失效和不合格的分析报告及数据反馈

A. 3. 13. 1 要求

应制定对失效或不合格电路进行鉴别、处理、分析和数据传递的程序。

A. 3. 13. 2 试验设备故障或操作人员失误情况的处置程序

A. 3. 13. 2. 1 通则

当确信某一电路的失效是由于试验设备故障或操作人员失误引起时,应将失效情况记入试验记录,并将此记录与一个为什么失效不成立的完整解释一起保存,以备复查。

注:进行筛选试验、A 组检验和筛选试验终点电测试、质量一致性检验、鉴定检验时,由于 ESD 失效的电路应作为拒收品,并且不能归因于设备故障或操作人员失误。

A. 3. 13. 2. 2 抽样试验程序

当确定失效是由于试验设备故障或操作人员失误产生并且电路样品受到损坏或性能退化,则可用同一检验批中的电路追加到样本中作替换。替换的电路应经受被剔除电路失效前经受的所有试验和尚未进行的其余试验。当承制方愿意自己负责损失时,可在试验设备故障或操作人员失误未得到确认之前就更换失效的电路,继续进行试验。

A. 3. 13. 2. 3 筛选试验程序

筛选试验过程中,若已确定某批产品失效是由于操作人员失误或设备故障而造成,而其余产品并未受到损坏或出现性能退化,则该批或该批的余留部分可以重新提交该筛选试验。经核实失效是由于设备故障或操作人员失误造成,这种失效不应计入 PDA 中(适用时)。

A.3.13.3 失效和纠正措施报告

当采用 A.3.13.2.2 和 A.3.13.2.3 的程序继续进行样品试验或重新提交批的筛选试验时，承制方应将失效分析结果和纠正措施整理成文。

A.3.14 失效分析和纠正措施程序及相关分析报告

承制方应制定对所有制造工序(包括现场返回的)出现的不合格产品进行试验、分析和采取纠正措施的程序。该程序应包括纠正失控工艺所采取的具体步骤。除此之外，承制方也应制定一个针对其他不合格所采取的纠正措施的程序。

对不合格电路的记录应包括每种电路来源、发生失效或观察到缺陷时的试验或操作、电路已经过的试验或筛选历史资料、收到电路的日期以及该电路的处理情况等。失效和缺陷分析记录应包括所报告的失效或缺陷的类型(失效或缺陷模式)、失效和缺陷的核实、失效分析所发现的任何电路异常情况(失效和缺陷机理)、失效触发原因(如有可能的话)、完成分析的日期、失效分析小组的识别、分析之后该电路的处理情况以及记录的分发情况。记录还应涉及在有关批中所观察到的失效模式和根据发现的结果所采取的纠正措施之间的关系(适用时)。

A.3.15 环境控制和管理

A.3.15.1 ESD 控制程序

应制定 ESD 控制程序文件。包括处理 ESD 敏感电路的方法、设备及材料、培训、包装、转运及程序。

A.3.15.2 工作区的净化和环境控制

应制定未密封电路或其他零件加工或组装的每个工作区的净化和气氛控制要求。应依据有关标准建立受控工作区。应根据历史资料和每个特定区域关键工艺的要求规定所采取的措施及绝对控制极限(此时为工作停止点，应直到完成纠正措施为止)。外来物的识别和控制方法应等同于或优于 GJB 548 方法 2017 规定的外来物控制程序。

A.3.16 质量记录的控制

A.3.16.1 需要保存的各项记录

记录应清晰，并保存相当长一段时间，记录应充分说明影响电路质量的工艺、材料、检验和试验，以使产品质量和用户利益得到充分保障(如 GJB 548 方法 5011 试验记录、C 组、QML、外壳评价试验和替代方法)。生产工艺、来料和加工件检验记录至少应保存 5 年(对 K 级电路为 20 年)。其他有关性能检验的原始记录在执行检验后至少应保存 5 年(对 K 级电路为 20 年)。受影响的工艺和材料已从鉴定生产线剔除后的替代方法、C 组、QML、外壳评价试验和 GJB 548 方法 5011 试验记录应保存 5 年(对 K 级电路为 20 年)。

A.3.16.2 计算机化记录

如果计算机化记录能够清楚、客观地表明本规范的所有要求都得到满足，则可采用这种记录。对于可追溯性、筛选和质量一致性检验，计算机化记录应能随时使用并可提供，以便审查。如有要求，应向鉴定机构提供一个合适的复印件。计算机化记录在使用后，应予以保存并充分控制，以便于提供需要的信息资料和可追溯性，其中包括识别录入人员和录入时间。应保持系统和数据的完整性。

A.3.16.3 修改记录

修改记录时应对所有需要的信息资料保持识别，以保持可追溯性、原始数据的完整性。适用时，应注明修改的理由。

A.3.17 内审

A.3.17.1 内审要求

承制方应建立内审程序明确需要改进的范围。适用时，该内审程序应由承制方 TRB 批准、监督和控制。

A.3.17.2 内审员

内审员应当是与被审查范围无关的人。如指派与被审查范围无关的审查人员有困难,则至少应指定另外的人与被审查范围的内审员一起,参与审查或检查此结果。内审员应接受培训,包括审查范围内的有关知识和适用的军用规范要求。内审员应使用合适的审查表,以注明不合格。在审查之前,指定的内审员应检查以前的审查表,以确信纠正措施已被执行,并且足以纠正那些不足。

A.3.17.3 审查发现的问题

审查中发现的所有问题都应记录在合适的审查表上,并将副本提交该部门的领导,以便采取纠正措施。所有纠正措施都应经质量部门或审查委员会同意。

A.3.17.4 审查跟踪

所有审查报告应装订成册并保存起来。应制定一个跟踪审查中发现问题的处理程序,以确保纠正措施能及时执行。还应建立一个程序(如管理评审),以评审所有纠正措施的可行性和执行期限,以及确定上次内审以来是否有重复出现的不合格。如果在预定的周期内,某种不合格已经产生两次或更多次,那么应采取补充纠正措施以保证该问题的迅速纠正,并应通知有关机构。

A.3.17.5 审查计划

内审频度由承制方确定,对每个审查范围的审查一般不超过一年。

A.3.17.6 内审报告

承制方应归档保存内审报告,并根据自身的记录保存要求确定保存期限,还应为鉴定机构的审查提供内审报告、发现的各种缺陷和采取的纠正措施。

A.3.17.7 内审范围

内审工作应在直接影响电路质量的所有范围内进行。

A.3.17.8 内审表

内审表应经过批准并按受控文件保存。内审表用来质量保证体系是满足要求的,每个审查范围内的所有工作人员是遵循它的。

A.3.18 工作人员的培训与考核

应制定培训与考核程序,对从事可靠性关键工作的人员技能进行培训、评价和保持。程序中应说明培训与考核的形式、内容以及频度。

记录应包括规定的培训与考核的性质(如何时培训与考核的,离上次培训与考核有多久,谁参加了培训与考核)。一个有效的培训计划应当提出各种形式的培训(正式的、不脱产的等)、关键范围的辨别、评价和再评价以及经过培训人员的使用。

A.3.19 K级混合集成电路

对于K级混合集成电路,承制方还应实施GJB 546附录A规定的程序和要求。

附 录 B
(资料性附录)
统计抽样

B.1 范围

本附录规定本规范所用的统计抽样程序和一般试验、检验程序，包括承制方在试验和检验电路时所采用的一般性信息和指导。

B.2 通用要求

B.2.1 定义

下述定义适用于所有的统计抽样程序：

- a) PDA 序列：允许不合格品率(PDA)序列按下述 PDA 值的递降序列：
50、30、20、15、10、7、5、3、2、1.5、1、0.7、0.5、0.3、0.2、0.15、0.1。
- b) 加严 PDA 检验：加严 PDA 检验定义为使用 PDA 序列中低于所规定值的相邻项 PDA 值所进行的检验。
- c) 接收判定数(Ac)：接收判定数规定为零。
- d) 拒收判定数(Rc)：拒收判定数规定为 1 或大于 1。

B.2.2 符号

下列符号适用于所有统计抽样程序：

- a) Ac：接收判定数。
- b) Rc：拒收判定数。

B.3 统计抽样程序和抽样表

B.3.1 要求

统计抽样应按表 B.1 中规定的样本大小(接收数)进行抽样。本附录规定的程序适用于所有质量一致性要求。

表 B.1 抽样方案

PDA 序列	50	30	20	15	10	7	5	3
最小样本大小(接收数)	5(0)	8(0)	11(0)	15(0)	22(0)	32(0)	45(0)	76(0)
PDA 序列	2	1.5	1	0.7	0.5	0.3	0.2	0.15
最小样本大小(接收数)	116(0)	153(0)	231(0)	328(0)	461(0)	767(0)	1 152(0)	1 534(0)
注 1：样品量是根据泊松指数二项式极限计算的。 注 2：本规范中，批允许的不合格品率(LTPD)已被接收数为零的样本大小(接收数)代替。该值在 PDA 序列中可以找到，并且样本大小是 PDA 序列值下面对应的值，接收数总是零。 注 3：在 90%的置信度下，用最小样本大小进行试验，如果其不合格品率等于规定的样本大小(接收数)的 PDA 值，则该批不被接收(一次抽样)。								

样品应从检验批或检验子批中随机抽取。在进行连续生产的情况下，承制方可以在制造期间定期地抽取样品，其条件是批必须满足批组成的各项要求。

一个电路在某分组中的一项或多项试验的失效应视作一个失效。

B.3.2 单批抽样方法

B.3.2.1 通则

从单个检验批累积质量一致性检验信息(样本大小和观察到的不合格品数),以证明其是否符合各个分组的判据。

B.3.2.2 样本大小

每分组的样本大小应从表 B.1 来确定,并应满足所规定的样品数(接收判定数)。

B.3.2.3 接收程序

如果发现按样本大小要求的初始样品失效为零,则该批应被接收。如果初始样品中的不合格品数大于零,则可以从原子批(或批中)抽取第二个样本,并且其样本大小为初始样本的二倍。如果在双倍样本下观察到的不合格品为零,则该子批(或批)可以接收。

B.3.2.4 百分之百检验

允许承制方对除破坏性分组以外的任何一个或所有分组(根据承制方的选择)进行百分之百检验。如果该检验批的不合格品率超过对该样本大小规定的 PDA 值,则应认为该批在相应分组检验中不合格。当批量小于所要求的样本大小(允许不合格为零)时,应要求 100%抽样。以百分之百检验为依据的检验批在重新提交时,也应进行百分之百检验,而且应符合加严 PDA 检验判据。

附 录 C
(规范性附录)
混合集成电路和多芯片组件的通用性能验证

C.1 范围

本附录拟用于承制方制定其工艺、试验和检验的基线流程。本附录提供了一项可接受的标准，用于鉴定全符合电路的性能要求。本附录要求是强制性的，包含的信息用于符合性的证实。承制方应证实其试验与检验系统至少达到与本附录相同的质量水平。本附录中的标准方法可以直接采用，或按照 3.4.2 规定修改后采用。本附录现有的试验流程可能不是对所有技术都完全适用。对于那些不完全适用的电路，本附录应作为制定一个合适的试验流程的出发点。

C.2 元件和原材料评价

C.2.1 元件和原材料评价简述

元件评价用于验证外购材料和元件是否符合规定的性能要求，以及能否完成在使用条件下的预定功能。应明确为确保电路性能和组装工艺能力所要求的元件性能。对所有材料的这些评价(见表 C.1)应在其用于电路之前完成。承制方可以根据以下理由修改这些评价：

- a) 外购元件质量和可靠性历史；
- b) 外购材料质量和可靠性历史；
- c) 供方的历史；
- d) 供方与承制方的合作关系；
- e) 组装之后元器件评价失效可能造成的影响。

注：在元件批最终接收之前，元件可以组装到电路中去。但是混合集成电路承制方应有一个经鉴定机构批准的系统来保持对所有此类元件的可追溯性，以便需要时追回。该系统仅在遇见工作中断或要求进行长期的试验时才使用。对 K 级电路，只有经过订购方批准才能将元件组装进电路。对所有等级，在电路交货之前，所有元件评价应完成并通过。

表 C.1 元件评价摘要

元件	章条号	表格或 GJB 548 方法
半导体分立器件和集成电路	C.2.3	表 C.2
无源元件	C.2.4	表 C.3
声表面波(SAW)器件	C.2.5	表 C.4
替代评价方法	C.2.6	不适用
基片	C.2.7	表 C.5
外壳	C.2.8	表 C.6
一体化基片外壳	C.2.9	表 C.7
聚合物材料	C.2.10	方法 5011

C.2.2 一般要求

C.2.2.1 试验顺序

各试验表中的各分组试验可以按任何顺序进行，但在一个分组里的各项试验应按规定顺序完成。

C.2.2.2 样品选择

应从检验批或生产线上的产品中(适用时)随机抽取样品。评价表中的样品数栏给出了评价用的最小样品数量,括号中是相应的接收判定数。

C.2.2.3 等级要求

K级和H级的元器件评价要求在各评价表中相应栏内用“√”标明。

C.2.2.4 元器件评价场所

元器件评价可以在元器件供方(或由混合集成电路承制方认可的其他场所)或混合集成电路承制方完成。

C.2.2.5 特性

被检查的特性应是那些满足元件规范和组装工序需要检查的特性,并且至少应是那些组装后不能再检查而又可能引起功能失效的特性。

C.2.2.6 静电放电防护

应采取适当的转运防护和接地处理措施,以保护ESDS元件不受意外损伤。

C.2.2.7 电试验要求

电试验参数、数值、极限值(包括适用时的 Δ 值)和条件应符合适用详细规范的规定。

C.2.3 半导体分立器件和集成电路

C.2.3.1 通则

来自每个晶圆批的半导体分立器件和集成电路芯片应按表C.2和C.2.3.2至C.2.3.7的要求评价。

已按GJB 33、GJB 597列入QPL或按GJB 7400列入QML的分立器件或集成电路,若批次质量一致性检验合格,则所代表的芯片批可不进行评价试验,但应有承制方充分的数据支持。H级、K级电路和辐射加固电路所用芯片应可追溯至晶圆批。

承制方应对所使用的半导体分立器件和集成电路成品进行评价,并规定适用的评价内容、方法和判据。

对H级电路,已按GJB 33鉴定合格的JT级、JCT级、JY级半导体分立器件,或按GJB 597鉴定合格的B级、S级电路,或按GJB 7400鉴定合格的Q级、V级电路,可不进行评价试验。但应有承制方充分的数据支持。对K级电路,已按GJB 33鉴定合格的JY级半导体分立器件,或按GJB 597鉴定合格的S级电路,或按GJB 7400鉴定合格的V级电路,可不进行元件评价试验。

C.2.3.2 1 分组

每个芯片均应进行电测试。当芯片从晶圆上分离时,若所有不合格品能被识别且剔除,则电测试也可在晶圆上进行。当采购文件中没有规定晶圆/芯片电测试要求时,承制方/芯片供方应规定所选择的参数、条件和极限值,以保证电特性符合要求。

C.2.3.3 2 分组

每个芯片都应进行目检,并应符合GJB 548方法2010,GJB 128方法2069、2070、2072和2073以及采购文件中有关芯片的适用要求。

C.2.3.4 组装芯片样品评价

C.2.3.4.1 试验样品

来自每一晶圆批的芯片样品,应按表C.2中3分组到6分组(适用时)以及C.2.3.4.2至C.2.3.7的要求进行评价。

C.2.3.4.2 试验样品制备

试验样品可用模拟正常生产时的组装方法和条件进行组装。电测试可以利用探针完成,以替代组装工艺。

C.2.3.5 3分组和4分组

C.2.3.5.1 样本大小

H级电路的样本由来自每个晶圆批的至少10个芯片组成,K级电路的样本应由每个晶圆的3个芯

片组成，且每个晶圆批至少抽取 10 个芯片，即如果一个晶圆被评价，应测试 10 个芯片，如果 10 个晶圆被评价，应测试 30 个芯片(每个晶圆抽三个芯片)，依此类推。

表 C.2 半导体分立器件和集成电路芯片评价要求

分组	等级		试验	GJB 548		样本大小 (接收数)	引用章条号
	K	H		方法	条件		
1	√	√	电测试	—	—	100%	C.2.3.2
2	√	√	目检	2010 2069 ^a 2070 ^a 2072 ^a 2073 ^a	—	100%	C.2.3.3
3	√	√	内部目检	2010 2069 ^a 2070 ^a 2072 ^a 2073 ^a	—	10(0) ^b	C.2.3.4 C.2.3.5.2
4	√	—	温度循环	1010	C	10(0) ^b	C.2.3.4
	√	—	机械冲击或 恒定加速度	2002 2001	B, Y ₁ 方向 2 9400m/s ² , Y ₁ 方向		—
	√	—	中间电测试	—	—		C.2.3.5.3
	√	—	老炼	1015	最低 125℃, 240h		—
	√	—	老炼后电测试	—	—		C.2.3.5.3
	√	—	稳态寿命	1005	—		—
	√	√	最终电测试	—	—		C.2.3.5.3
5	√	√	引线键合强度	2011	—	引线 10(0) 或 20(1)	C.2.3.4 C.2.3.6
6	√	—	SEM	2018 2077 ^a	—	见方法 2018 或方法 2077 ^a	C.2.3.7
^a GJB 128 方法。 ^b 对 K 级芯片，样本大小另见 C.2.3.5.1。							

C. 2. 3. 5. 2 内部目检

每个样品都应进行目检，以保证符合 GJB 548 方法 2010，GJB 128 方法 2069、2070、2072 和 2073 以及采购文件的适用要求。

C. 2. 3. 5. 3 电测试

中间电测试、老炼后电测试和最终电测试至少应包括以下条件的静态测试：

- a) 25℃；
- b) 最高额定工作温度；
- c) 最低额定工作温度。

注：若前一个试验方法中规定的终点电测试要求满足最终电测试的要求，则最终电测试不需重复进行。

C. 2. 3. 6 5 分组

C. 2. 3. 6. 1 样本大小

对每一个晶圆批，至少应抽取五个芯片上的 10 根键合线作为一个样本。

C.2.3.6.2 引线键合强度试验

引线键合强度试验应按以下规定进行：

- a) 对至少 10 根包括芯片到外壳、芯片到芯片或芯片到基片的键合引线进行破坏性拉力试验，每个芯片样品应试验相同数目的键合线。
- b) 梁式引线和倒装焊应试验 5 个芯片。
- c) 如果未出现失效，则芯片的金属化层视为合格。如果只有一根键合引线失效，则应按 C.2.3.6.1 选择第二个样本，并按 5 分组评价。如果第二个样本无失效，键合试验结果和芯片批就可接收。如果第二个样本中包含有 1 个或 1 个以上的失效，或者在第一个样本中有多于 1 个的失效，则该芯片批被拒收。
- d) 如果失效不是由于芯片金属化层缺陷引起的，则该拒收晶圆批可重新提交进行 5 分组评价。

C.2.3.7 6 分组

样品选择和拒收判据应按 GJB 548 方法 2018 的要求。应试验半导体分立器件氧化台阶或扩散区，其样品选择和拒收判据按 GJB 128 方法 2077 的要求。当芯片很大且晶圆面积也很大时，鉴定机构可批准其他替代的样品选择方案。

C.2.4 无源元件

C.2.4.1 通则

每个无源元件检验批应按表 C.3 和 C.2.4.1 至 C.2.4.8 进行评价。当元件是按有可靠性指标的军用规范进行采购且已列入 QPL 表时，则不要求进行评价。

表 C.3 无源元件评价要求

分组	等级		试验	GJB 548		样本大小 (接收数)	引用章条号
	K	H		方法	条件		
1	√	√	电测试	—	—	100%	C.2.4.2
2	√	√	目检	2032	—	100% 22 (0)	C.2.4.3
3	√	—	温度循环	1010	C	10 (0)	C.2.4.4
	√	—	机械冲击或 恒定加速度	2002 2001	B, Y ₁ 方向 2 9400m/s ² , Y ₁ 方向		—
	√	—	电压处理或 老炼	—	—		C.2.4.8
	√	—	目检	2032	—		C.2.4.6
	√	√	电测试	—	—		C.2.4.5
4	√	√	引线键合强度	2011	—	引线 10 (0) 或 20 (1)	C.2.4.4 C.2.4.7

C.2.4.2 1 分组

每个无源元件应按元件采购文件的规定在 25℃ 进行电测试。

C.2.4.3 2 分组

应对无源元件进行目检，并应符合 GJB 548 方法 2032 的适用要求和采购文件的要求：

- a) K 级电路用的每一个无源元件都应进行目检；
- b) H 级电路用的无源元件应按样本大小(接收数)为 22 (0) 进行抽样检验。

C.2.4.4 3 分组和 4 分组的试验样品制备

对 3 分组和 4 分组的试验样品制备规定如下：

- a) 对 H 级和 K 级电路，无源元件的试验样品应采用模拟正常生产时的组装方法和条件进行组装，

以完成所要求的电测试。电测试可以利用探针完成，以替代组装工艺。

- b) 如果组装时采用引线键合，则总试验样品数应至少包含 10 根键合线(每种元件的键合线数量相等)。

C.2.4.5 无源元件样品的电试验

无源元件样品应在 25℃ 下至少进行下列电特性测试：

- a) 电阻器：直流电阻。
- b) 电容器：
 - 1) 瓷介电容器：介质耐压、绝缘电阻、电容量和损耗；
 - 2) 钽电容器：直流漏电流、电容量及损耗；
 - 3) 金属绝缘半导体型(MIS)电容器：直流漏电流、电容量、介质耐压。
- c) 电感器：直流电阻、电感量及 Q 值。
- d) 变压器和线圈：介质耐压和绝缘电阻。
- e) 晶体：频率和等效电阻。

C.2.4.6 目检

元件应进行目检，检查是否存在由于试验及电压处理引起的腐蚀或损坏。

C.2.4.7 引线键合强度试验

在电路组装工序中采用引线键合的元件都应进行引线键合强度评价试验。样品至少包含 5 个元件上的最少 10 根键合引线：

- a) 对至少 10 根包括元件到基片、元件到外壳或元件到元件的键合引线进行破坏性拉力试验。每种元件的样品应试验相同数目的键合引线。
- b) 如果未出现失效，则元件的金属化层视为合格，如果只有一根键合引线失效，则应选取第二个样本，并按 C.2.4.7a) 进行试验。如果第二个样本中无失效，键合试验结果和元件批就可接收。如果第二个样本中包含有 1 个或 1 个以上的失效，或者在第一个样本中有多于 1 个的失效，则该元件批被拒收。
- c) 如果失效不是由于元件金属化层缺陷引起的，该元件检验批可以再次提交评价。

C.2.4.8 电压处理或老炼

应按适用的无源元件规范进行电压处理或老炼。当没有适用的规范或规范的要求不适用时，承制方应将使用的程序文件化。以下是一些规定无源元件电压处理和要求的标准示例：

电阻：

GJB 7690—2012 有和无失效率等级的表面安装膜固定电阻网络通用规范

GJB 6787—2009 含宇航级零欧姆片式膜固定电阻器通用规范

GJB 6786—2009 含宇航级功率型线绕固定电阻器通用规范

GJB 244A—2001 有质量等级的薄膜固定电阻器总规范

GJB 1432B—2009 片式膜固定电阻器通用规范

电容：

GJB 4157A—2011 高可靠瓷介固定电容器通用规范

GJB 6788—2009 含宇航级的多芯组瓷介固定电容器通用规范

GJB 2283 片式固体电解质钽固定电容器通用规范

GJB 192B—2011 有失效率等级的无包封多层片式瓷介固定电容器通用规范

电感、变压器

GJB 2829 音频、电源和大功率脉冲变压器和电感器通用规范

GJB 5025—2003 射频固定和可变电感器通用规范

C.2.5 声表面波(SAW)器件

C.2.5.1 通则

SAW 器件应按表 C.4 和 C.2.5.1~C.2.5.4 进行评价。对于已按相关国军标进行过试验且已列入 QPL 表的声表面波器件，则不要求评价。

表 C.4 SAW 器件评价要求

分组	等级		试验	GJB 548 方法	样本大小 (接收数)	引用章条号
	K	H				
1	√	√	RF 探针电测试	—	100%	C.2.5.2
2	√	√	目检	2032	100%	C.2.5.3
3	√	√	引线键合强度	2011	引线 10(0) 或 20(1)	C.2.5.4

C.2.5.2 1 分组

每个 SAW 器件应按详细规范的规定进行 RF 探针测试。当 SAW 器件从晶圆上分离时，若所有不合格品能被识别且从批中剔除，也可在晶圆级上进行 RF 探针测试。除另有规定外，RF 探针测试应在 25℃ 下完成。

C.2.5.3 2 分组

每个 SAW 器件均应进行目检，以保证其符合 GJB 548 方法 2032 的要求。

C.2.5.4 3 分组

对 SAW 器件的每一检验批，随机抽取至少两个器件进行引线键合强度评价试验。

- a) 最少 10 根引线按 GJB 548 方法 2011 进行破坏性键合拉力试验。
- b) 如果未出现失效，则 SAW 器件金属化层可以接收。如果只有一根键合引线失效，则应选择第二个样本并按 C.2.5.4a) 进行试验。如果第二个样本没有出现失效，键合试验结果和元件批就可接收。如果第二个样本中包含有一根或一根以上引线失效，或者第一个样本有一根以上引线失效，则该批被拒收。
- c) 如果失效不是由于金属化层缺陷引起的，该检验批可以重新提交评价。
- d) 经订购方批准，破坏性键合拉力试验可以在满足规定试验要求的试验样品上完成，试验样品应和该元件生产批一起加工。

C.2.6 元器件的替代评价方法

替代评价方法是代替 C.2.3、C.2.4 和 C.2.5 对封装元器件进行的评价试验，仅在脱离实际最终产品(如射频混合集成电路)就无法充分评价元器件性能的情况下才允许使用本条替代评价方法。如采用元器件替代评价方法，则应在完成对装入电路的样品全部评价后，才能放行该进料批的其余部分。

替代评价时，将待评价元器件可以组装到电路上，按照表 C.9 完成直至最终电测试的筛选试验，并以该电路是否满足 A 组 1 分组、2 分组、3 分组(适用时，加上 4 分组、7 分组、9 分组)电试验要求为依据决定是否接收这些元器件。最少 10 个元器件或全部元器件(取小者，且允许不合格品数为 0)应组装到至少 3 个电路上。只要能满足本规范所有规定，这些为元器件评价而组装的电路也可以交货。元器件的引线键合评价可以采用第二个或另外的专为进行引线键合的元器件样本完成。评价用的电路组装方案确定后，承制方应规定并保持一个样品方案以便在电试验之前辨别样品。当采用元器件替代评价而出现批失效时，则所有的电路样品和元器件检验批应予以拒收。承制方应分析失效的电路以查出失效原因，如果此分析已经确定失效原因与被测试的元器件无关，且在所要求的筛选和试验过程中，元器件经受的应力也是恰当的，则这个检验批可以接收。如果元器件经受了不恰当的应力，则失效的电路可以返工，或者组装新的电路样品替换。

C.2.7 成膜基片评价

C.2.7.1 评价要求和检验批组成

成膜基片应按表 C.5 和 C.2.7.1～C.2.7.5.4.4 进行评价。电路承制方使用鉴定合格的工艺制作出的基片，可免除该项评价。

用于成膜基片评价的检验批，应由层数相同且采用相同的设备、工艺、材料和真空淀积、镀涂或印制技术制造的同一批成膜基片组成。

表 C.5 成膜基片评价要求

分组	等级		试验	GJB 548 方法	样本大小(接收数)	引用章条号
	K	H				
1	√	√	电测试	—	100%	C.2.7.3
2	√	√	目检	2032	100%	C.2.7.4
3	√	√	外形尺寸	2016	5(0)	C.2.7.5.2.2
	√	√	目检	2032		C.2.7.5.2.3
	√	√	电测试	—		C.2.7.5.2.4
4	√	√	导体厚度或 导体电阻率	—	3(0)	C.2.7.5.3.2 C.2.7.5.3.3
	√	√	膜层附着力	—		C.2.7.5.3.4
	√	√	可焊性	—		C.2.7.5.3.5
5	√	√	电阻温度系数(TCR)	—	2(0)	C.2.7.5.4.2
	√	√	引线键合强度	2011	引线 10(0) 或 20(1)	C.2.7.5.4.3
	√	√	芯片剪切强度	2019	2(0)	C.2.7.5.4.4

C. 2. 7. 2 电试验参数

电试验参数、数值、极限值和条件应在适用的详细规范中规定。

C. 2. 7. 3 1 分组

每块基片应进行 25℃ 下的电试验，或按照详细规范规定。

C. 2. 7. 4 2 分组

每块基片应按 GJB 548 方法 2032 和适用详细规范的有关要求进行了目检。

C. 2. 7. 5 3 分组、4 分组和 5 分组

C. 2. 7. 5. 1 通则

每一个基片检验批均应随机抽样进行评价。破坏性试验可以在满足试验要求的试验样品上完成，试验样品必须由制造该检验批的相同材料制成，并且应与该检验批同时加工。

C. 2. 7. 5. 2 3 分组

C. 2. 7. 5. 2. 1 样本大小

至少应提交 5 个样品进行 3 分组试验。

C. 2. 7. 5. 2. 2 外形尺寸

按 GJB 548 方法 2016 和适用的详细规范进行试验。

C. 2. 7. 5. 2. 3 目检

按 GJB 548 方法 2032 和适用的详细规范进行试验。

C. 2. 7. 5. 2. 4 电测试

基片在 25℃ 至少测试下列电特性，其各项要求应在适用的详细规范中规定。

- a) 电阻器：直流电阻；
- b) 电容器：电容量，如果适用的详细规范有规定，可进行介质耐压、绝缘电阻和损耗测试；
- c) 多层基板：应进行通断测试，以验证适用的详细规范规定的导体互连性能。

C.2.7.5.3 4 分组**C.2.7.5.3.1 样本大小**

至少提交 3 个已经受并通过 3 分组试验的样品进行 4 分组试验。

C.2.7.5.3.2 导体厚度

应按适用的详细规范的规定测量导体厚度，导体厚度应符合相关详细规范的规定。

C.2.7.5.3.3 导体电阻率

应按适用的详细规范的规定测量导体电阻率，导体电阻率应符合相关详细规范的规定。

C.2.7.5.3.4 膜层附着力

应按可接受的标准或制定适用的评价方法来完成膜层附着力试验。基片与膜上应无明显的起皮或剥落痕迹。

对金导体膜层，可采用直径 $d=25.4\mu\text{m}$ 的金丝在 3 只基片的金导电带上各金丝球键合 10 根引线，按 GJB 548 方法 2011 条件 D 进行破坏性键合强度试验，要求每根引线的键合拉力均不小于 3.5gf；对钯银导体等可锡焊膜层，可取 3 只基片按 GJB 548 方法 2004 条件 D 进行膜层附着性能(剥离应力)试验，要求 $n(c)=3(0)$ 。

C.2.7.5.3.5 可焊性

仅对可焊接的基片，当适用的详细规范有规定时，才进行可焊性试验。

C.2.7.5.4 5 分组**C.2.7.5.4.1 样本大小**

至少提交 2 个已经受并通过 3 分组试验的样品进行 5 分组试验。

C.2.7.5.4.2 电阻温度系数(TCR)

应按 GJB 360 方法 304 完成电阻温度系数(TCR)试验。TCR 应满足适用的详细规范的规定。

- a) 厚膜型电阻器：对每种方阻浆料制作的电阻器至少试验 2 个，即 1 个最小和 1 个最大面积的电阻器。在 -55°C 时试验，基准温度为 25°C ，或按详细规范规定的温度。
- b) 薄膜型电阻器：至少应在 125°C 时测试最高电阻值，基准温度为 25°C ，或按详细规范规定的温度进行。
- c) 如果适用的详细规范有规定，应进行电阻跟踪温度系数测试。电阻跟踪温度系数测试应符合适用的详细规范的规定。

C.2.7.5.4.3 引线键合强度试验

对键合引线的基片，应按照 GJB 548 方法 2011 完成引线键合强度试验。样本应包括最少两块基片上的至少 10 根引线。对电路基片上的金金属化层，如果预定进行铝引线键合，则铝引线应在详细规范中规定，并且这些键合引线样品应在进行引线键合强度试验之前，在空气或惰性气氛中进行 $300^{+10}_{0}^{\circ}\text{C}$ 、1h 烘烤。

- a) 采用从基片到基片的至少 10 根键合引线进行破坏性拉力试验。每块基片样品应试验相同的键合引线数。
- b) 如果未出现失效，则基片金属化可以接收。如果只有一根引线失效，则应制备至少有 10 根引线的第二个样本进行试验，该样本的引线类型、尺寸及键合设备型号与失效样品均相同。如果第二个样本有一根或更多的引线失效，或者第一个样本的失效引线多于一根，那么该基片检验批拒收。
- c) 如果失效不是由于基片金属化缺陷引起，则该基片检验批可以重新提交评价。

C.2.7.5.4.4 芯片剪切强度试验

芯片剪切强度试验按照 GJB 548 方法 2019 完成，按适用的详细规范规定，对每种芯片粘接方法，应在每块基片上至少粘接并试验 2 个芯片。如果在小于规定的力时出现失效，且不是由于基片及其金属化缺陷引起的，则应进行失效分析且该批重新提交作芯片剪切评价。

C.2.8 外壳评价

C.2.8.1 评价要求和检验批组成

外壳底座或盖板应按表 C.6 和 C.2.8.1~C.2.8.6 进行评价。此外，激光标志面应经受并通过表 C.6 中 4 分组和 6 分组试验。对于已按相关国军标进行过试验且已列入 QPL 表的外壳，则不要求评价。

用于外壳评价的检验批应由封装型式和外形尺寸相同(仅引线长度和引线数可以不同)、采用相同设备和工艺制造的同种底座或盖板组成，并在 6 个月内完成镀涂(如果镀涂适用)。

表 C.6 外壳评价要求

分组	等级		试验	GJB 548		样本大小 (接收数)	引用章条号
	K	H		方法	条件		
1	√	√	目检	—	—	100%	C.2.8.3
2	√	√	外形尺寸	2016	—	3 (0)	C.2.8.4
3	√	√	可焊性	2003	焊料温度 245℃±5℃	3 (0)	C.2.8.2c)
4	√	√	热冲击	1011	C	3 (0)	C.2.8.2
	√	√	稳定性烘焙	1008	150℃, 1h		—
	√	√	引线牢固性	2004	B2(引线疲劳) D(无引线片式载体) B1(刚性引线)		—
				2028	(针栅阵列引线)		
	√	√	密封	1014	A4, 对未封盖的底座		—
5	√	√	金属外壳绝缘	1003	500V, 最大 80nA	3 (0)	C.2.8.5
6	√	√	盐雾	1009	A	5 (0)	C.2.8.6

C.2.8.2 一般要求

一般要求规定如下：

- a) 从外壳检验批中，随机抽取样品进行外壳评价。
- b) 每一检验批应完成表 C.6 中的 1 分组、2 分组、3 分组和 4 分组试验。对金属外壳，表 C.6 中 5 分组试验应在不超过 6 个月的间隔内对后续外壳检验批定期进行。除非所用材料或镀涂更改，否则 6 分组试验(适用于金属外壳或引线)对 H 级电路仅进行一次，对 K 级电路，每 6 个月进行一次。
- c) 表 C.6 中的 1 分组、3 分组、4 分组和 5 分组仅适用于外壳底座。被试引出端或引线数采用 15(0)。引线应从至少三个外壳中随机选取。
- d) 盖板仅作表 C.6 中的 1 分组、2 分组和 6 分组。

C.2.8.3 1 分组

每个外壳都应按适用的详细规范或订购文件的要求进行目检。

C.2.8.4 2 分组

按外壳详细规范分别检查底座及盖板的尺寸。

C.2.8.5 5 分组

对于引线与壳体间用绝缘子隔开的金属底座，测试底座金属本体和与底座绝缘的引线间的绝缘电阻。本试验对非金属底座不适用。除非更改所用绝缘材料，对 H 级电路，本试验应每 6 个月进行一次。对 K 级电路，每个来料批都应进行本试验。

C.2.8.6 6 分组

应分别检验底座及盖板。腔体内部区域的蚀斑不应作为拒收的理由。

C.2.9 一体化基片外壳 (ISP)

C.2.9.1 评价要求和检验批组成

一体化基片外壳 (ISP) 评价应按表 C.7 和 C.2.9.1 至 C.2.9.8 进行。用于 ISP 评价的检验批，应由相同设备、工艺和材料制造的同类型的 ISP 组成，这些 ISP 应是在 90 天内生产的。

表 C.7 一体化基片外壳的评价要求

分组	等级		试验	GJB 548		样本大小 (接收数)	引用章条号
	K	H		方法	条件		
1	√	√	电测试	—	—	100%	C.2.9.3
2	√	√	目检	2032 和 2009	—	100%	C.2.9.4
3	√	√	外形尺寸	2016	—	3 (0)	C.2.9.5
4	√	√	引线键合强度	2011	—	引线 10 (0) 或 20 (1)	C.2.9.6
5	√	√	热冲击	1011	C	3 (0)	C.2.9.2
	√	√	引线牢固性	2004	B2 (引线疲劳) D (无引线芯片载体) B1 (刚性引线)		
				2028	(针栅阵列引线)		
	√	√	密封	1014	A4		
6	√	√	可焊性	2003	焊料温度 245℃±5℃	3 (0)	C.2.9.7
7	√	√	盐雾	1009	A	3 (0)	C.2.9.8

C.2.9.2 一般要求

一般要求规定如下：

- a) C.2.9 作为 ISP 离线接收检验程序，在 ISP 制造完成时、电路制造前进行。
- b) 若 ISP 是由混合集成电路承制方采用经本规范鉴定合格的工艺组装的，并且 ISP 的元件已按 C.2.7 和 C.2.8 进行过评价，则可免除本条评价。
- c) 表 C.7 中的 1 分组、2 分组、3 分组、4 分组、5 分组、6 分组和 7 分组应按每一检验批进行。
- d) 对引线牢固性和可焊性试验，样品数 (接收判定数) 为 15 (0) 是针对被试验的引出端或引线数的。引线应至少从三个外壳中随机抽取。
- e) 同一样本可以用作表 3、4、5 和 6 分组试验。

C.2.9.3 1 分组

每个 ISP 均应按详细规范的规定进行 25℃ 下电试验。如果没有规定，电路承制方应采用其标准程序。

注：可规定由通断试验来完成电测试。

C.2.9.4 2 分组

每个 ISP 都应按 GJB 548 方法 2032、2009 和适用的详细规范的要求进行目检，该检验应限制在一些可检验的特性上。

C.2.9.5 3 分组

应按详细规范的规定对外形尺寸进行检查。

C.2.9.6 4 分组

对有引线键合的电路，应按 GJB 548 方法 2011 完成引线键合强度试验。样本大小至少应包括 2 个 ISP 上的至少 10 根键合引线。对电路 ISP 上的金金属化层，如果预定进行铝引线键合，则铝引线应在详细规范中规定，并且这些键合引线样品在进行引线键合强度试验之前，应在空气或惰性气体中进行 300^{+10}_0 °C、1h 烘烤。

- a) 采用从基片到基片的至少 10 根键合引线进行破坏性拉力试验。每块 ISP 上试验的键合引线数应相同。
- b) 如果未出现失效，ISP 的金属化层可以接收。如果仅有一根引线失效，则应制备至少有 10 根引线的第二个样本进行试验，该样本的引线类型、尺寸及键合设备型号与失效样品均相同。如果第二个样本有一根或更多的引线失效，或者第一个样本的失效引线多于一根，应拒收该 ISP 检验批。
- c) 如果失效不是由于 ISP 金属化缺陷引起，则该 ISP 检验批可以重新提交评价。

C.2.9.7 6 分组

在进行可焊性试验之前，ISP 应经受 $250^{\circ}\text{C} \pm 10^{\circ}\text{C}$ ， $6\text{h} \pm 0.5\text{h}$ 或等效条件的预处理（见 C.5.2.3.7 等效条件示例）。

C.2.9.8 7 分组

腔体内部区域的蚀斑不应作为拒收的理由。该试验仅针对计划使用期限进行一次，或者当需要评价生产工艺更改时进行。

C.2.10 聚合物材料评价

混合集成电路所用聚合物材料应经受并通过 GJB 548 方法 5011 规定的评价程序。

C.3 工艺控制

C.3.1 通则

工艺控制是对工艺质量进行过程控制的方法。本章规定了两个工序的工艺控制要求，但鼓励承制方在其他工序采用合适的方法进行工艺控制。对指定的工艺应按表 C.8 及 C.3.2~C.3.4 进行控制。

表 C.8 工艺控制摘要

操作工艺	等级		GJB 548		引用章条号
	K	H	方法	条件	
引线键合强度	√ √	√ √	2011 2023	—	C.3.2
密封	√	—	1014	A	C.3.3
内部水汽含量	√	√	1018	—	C.3.4

C.3.2 引线键合

C.3.2.1 通则

当出现下列情况时，应对加工设备/操作者进行评价：

- a) 一台设备投入运行时。
- b) 操作过程中不超过 4h 的定期评价。
- c) 更换操作者时。如果评价过的所有其他设备状态保持不变，则更换自动键合机的合格操作者时不需要对设备重新评价。
- d) 设备更换任何部件时。
- e) 设备调整工艺参数时。
- f) 引线轴更换时。
- g) 加工新型号电路时（除非已采用模拟新型号电路的试验样品对设备进行了评价，见 C.3.2.2）。

C.3.2.2 标准评价电路（试验样品或试件）

模拟实际产品金属键合系统(例如,厚膜、薄膜、铝键合区、镀金区)的标准评价电路(试验样品或试件),可代替产品经受破坏性试验。

C.3.2.3 加工设备

不满足评价要求的加工设备不得投入使用。

C.3.2.4 加工设备的纠正措施

只有在完成适当的纠正措施,并按表 C.8 要求对设备评价合格之后,加工设备才可重新投入使用。

C.3.2.5 数据记录

应保存数据记录,并且注明每一台设备、操作者、班次及试验日期。

C.3.2.6 引线键合

C.3.2.6.1 加工设备和操作者评价

应按 GJB 548 方法 2011 和以下要求对来自三个电路或一个试验样品的抽样引线进行破坏性拉力试验:

- H 级电路:至少试验 10 根键合引线,并应包括电路组装操作中有代表性的引线键合区到元件金属化区的键合系统(例如,厚膜、薄膜、铝键合区、镀金区)。
- K 级电路:至少试验 15 根引线。适用时,试验引线至少应包括每一有代表性的晶体管、二极管、电容器和片式电阻器的各一根引线,每种 IC 芯片的三根引线,外壳到基片的五根引线。
- H 级和 K 级要求:如果键合拉力不低于 GJB 548 方法 2011 中规定的值且无失效发生,则评价结果为可以接收。如出现任何一根失效,则键合机/操作者应停止工作并采取纠正措施。当一新样品的制作、试验均合格,该键合机/操作者评价或重新评价合格时,方可投入使用。

C.3.2.6.2 批样品键合强度

对每一引线键合批,随机抽取至少两个电路按 GJB 548 方法 2023 进行非破坏性键合拉力试验。本要求不适用于 100%做非破坏性键合拉力试验的电路。对这种电路,可以按方法 2011 进行破坏性拉力试验。引线键合目检拒收的电路可以包括在样本中。

- 一个引线键合批由采用相同设置和相同引线、由同一台设备/同一操作者(自动键合机允许更换操作者)、在不超过 4h 的相同周期内连续完成键合的电路组成。
- 对每个电路样品,至少应试验 15 根引线。适用时,这些引线应包括:每一种晶体管、二极管、电容器和片式电阻器上的各一根引线,每一种 IC 芯片上的三根引线,连接外壳端子的五根引线。如果被试电路引线少于 15 根,则应对全部引线进行试验。应检验电路样品的引线是否脱开键合区,凡脱开的引线应计入非破坏性拉力试验失效。
- 如未出现失效,引线键合批就可接收。如有一根引线/一个键合点失效,应再选取另外两个电路作样本,进行 100%非破坏性试验。如果第二个样本没有失效,该引线键合批就可接收。如果第二个样本也有失效,或者第一个样本中有多于一根引线/一个键合点失效,则该键合机和操作者应停止工作。
- 应进行失效分析并采取相应的纠正措施。在重新投入运行之前,该设备/操作者应按 C.3.2.6.1 重新评价合格。自上次评价(批样品键合拉力试验)合格以来键合的全部电路都应进行 100%非破坏性键合强度试验(H 级)。
- 对射频/微波电路,模拟实际电路的试验样品(C.3.2.2)可以代替最终产品进行破坏性试验。当采用试验样品时,该试验数据必须应用于工艺或产品的 SPC 监控中。

C.3.3 密封试验

所有 K 级电路均应在从密封环境移出、进行其他试验之前的一个小时内经受不加压的细检漏试验。K 级电路密封时可带有任一含量的氦气示踪气体并应通过相应的漏率,或根据氦气示踪气体的含量计算出氦漏率(氦漏率为 $1.01 \times 10^{-2} \times \text{He}\%$, 单位为 $\text{Pa} \cdot \text{cm}^3/\text{s}$):

- 37%He 示踪气体的氦漏率为: $3.74 \times 10^{-3} \text{Pa} \cdot \text{cm}^3/\text{s} (\text{He})$;

- b) 10%He 示踪气体的氦漏率为： $1.01 \times 10^{-3} \text{Pa} \cdot \text{cm}^3/\text{s}(\text{He})$ ；
- c) 5%He 示踪气体的氦漏率为： $5.05 \times 10^{-4} \text{Pa} \cdot \text{cm}^3/\text{s}(\text{He})$ ；
- d) 3%He 示踪气体的氦漏率为： $3.03 \times 10^{-4} \text{Pa} \cdot \text{cm}^3/\text{s}(\text{He})$ 。

如果出现失效，则应进行封盖密封返工。

注：高压电路采用氦气填充时，可能导致氦电离而引起电路失效。如果这种操作已显示会引起电路质量下降，承制方应报告鉴定机构评价氦示踪气体密封的适用性。

C.3.4 内部水汽含量工艺监控

承制方应制定一个采用 GJB 548 方法 1018 进行密封工艺监控的方法。应基于承制方的数据，对所有报告气体(包括水汽)的水平进行评价，以发现密封工艺的任何变化。被报告的气体应用于帮助识别可能的工艺缺陷或作为失控条件的证据。

C.3.5 纯锡镀涂试验

承制方应制定一个试验方案以保证混合集成电路中没有使用纯锡镀涂的元器件。

C.4 筛选

C.4.1 一般要求

筛选是针对每一批的每个电路进行的一系列试验和检验，旨在剔除不满足性能要求的产品。每个电路应经受并通过表 C.9 和 C.4.2~C.4.12 规定的全部适用的筛选试验和检验。

- a) 需要时，对特殊的质量特性可以增加试验和检验要求；
- b) 电测试参数、数值、极限值(包括 Δ 值)及试验条件，应按详细规范规定；
- c) 筛选中，不符合任一试验判据的电路，应在监测到失效的同时或发生失效的试验结束时，从该批中剔除；
- d) 当规定 PDA、典型失效或 Δ 值，或采用其他批接收条件时，所要求的数据应记录并保存，作为批接收的依据；
- e) 一旦证实电路失效并被拒收后，可以按照本规范有关规定进行返工，随后重新筛选；
- f) 应按表 C.9 规定的顺序进行试验，C.4.10 和 C.4.11 规定除外。

表 C.9 筛选试验

试验或检验	GJB 548		要求		引用章条号
	方法	条件	K 级	H 级	
密封前老炼	1030	—	任选	任选	C.4.2
非破坏性键合拉力	2023	—	100%	任选	C.4.3
内部目检	2017	—	100%	100%	C.4.4
温度循环	1010	C, 10 次循环	100%	100%	C.4.5
机械冲击或 恒定加速度	2002 2001	B, Y_1 方向 $2\,9400\text{m/s}^2$, Y_1 方向	100%	100%	C.4.5
PIND	2020	除另有规定外,K 级电路条件 A	100%	100%	C.4.6
老炼前电测试	按适用的详细规范	—	100%	任选	C.4.7
老炼	1015	—	100%	100%	C.4.8
最终电测试	按适用的详细规范	—	100%	100%	C.4.9
密封(细检漏和粗 检漏)	1014	—	100%	100%	C.4.10
X 射线照相	2012	—	100%	任选	C.4.11
外部目检	2009	—	100%	100%	C.4.12

C.4.2 封前老炼试验

封前老炼是任选的。

C.4.3 K 级电路的非破坏性键合拉力试验

K 级电路应 100% 进行非破坏性键合拉力试验, 并应记录失效引线总数及失效电路总数。每个引线键合批或生产批按进行拉力试验的引线数计算, 批的 PDA 为 2% 或一根引线(取较大者)。失效批可以重新提交一次进行 100% 非破坏性键合拉力试验, 并以 PDA 为 1.5% 作为判据。试验按 GJB 548 方法 2023 进行。进行了 100% 非破坏性键合拉力试验但不满足 PDA 要求的 K 级电路, 不能当作 H 级、G 级、D 级产品交货。

C.4.4 内部目检

内部目检应按 GJB 548 方法 2017 的规定进行。待进行封前目检和目检合格仍须进一步加工的电路, 在密封前均应贮存在受控环境中。

C.4.5 损伤目检

在每一步热学性能筛选试验或机械性能筛选试验之后, 或在筛选过程中的任何时间, 承制方应对电路的外部损伤进行检验。

C.4.6 粒子碰撞噪声检测(PIND)试验

PIND 试验应按 GJB 548 方法 2020 条件 A 或 B 完成。对 K 级电路, 除另有规定外用条件 A。对 K 级电路筛选, 如果在 5 次试验的任一次中, 电路不合格品率小于 1% (或 1 个电路, 取较大者), 则该批电路可以接收。每次试验的失效电路应及时剔除。第 5 次试验仍不满足 PDA 为 1% 的批, 或累计不合格品率超过 25% 的批应拒收。

C.4.7 老炼前电测试

老炼前电测试规定如下:

- 除非对变化量(Δ)测试有要求, 否则老炼前电测试是任选的。老炼前电测试可在进一步筛选前剔除有缺陷的电路, 并可为 PDA 判据的应用提供依据。
- 本测试不必包括电路的全部参数, 但应包括那些在剔除电缺陷电路方面最敏感而又很有效的电路参数。
- 当电路详细规范对变化量(Δ)有要求时, 应记录测试结果, 并保持从电路到相应电测试数据的可追溯性。

C.4.8 老炼

C.4.8.1 通则

所有电路均应进行老炼。

- 应按电路详细规范的规定, 对老炼前(对 K 级电路还需老炼中间电测试)、老炼后的电参数进行测试。
- 老炼的电测试条件应在电路详细规范中规定。
- 需要时, Δ 值在电路详细规范中规定。
- Δ 值测试应按电路详细规范规定的电参数进行。
- 承制方在开始老炼之前应定义老炼批组成的标准并形成文件(如: 一次提交老炼的电路数, 可以是一个生产批或一个检验批)。老炼批应不少于 41 个电路或由一周内生产的提交老炼的全部电路组成。
- 除本规定外, 承制方不再进行额外的老炼。
- 除电路详细规范另有规定外, PDA、典型失效和分析只考虑 25℃ 下静态测试(A1 分组)数据。

C.4.8.2 老炼时间

老炼时间规定如下:

- K 级电路应按 GJB 548 方法 1015 规定的时间-温度条件进行老炼。老炼时间应等分为上、下

半程连续老炼。电路详细规范规定的中间电测试应在上半程老炼后进行，以确定是否继续进行下半程老炼。

b) H级电路应按 GJB 548 方法 1015 规定的时间—温度条件进行老炼。

C.4.8.3 K级电路老炼筛选失效分析

应分析老炼后的各种严重失效(如在 25℃时可测量或检测到的短路或断路)。严重失效分析的数量和程度应以能充分确定失效模式和原因为界限。分析结果应存档备用。

C.4.8.4 重新提交的老炼批

仅当老炼批的失效率未超过给定 PDA 的两倍时，该老炼批才可以重新提交一次。K级以下的电路不要求进行失效分析。重新提交批应与新批分开，并采用加严检查对全部规定特性检验。加严检查的 PDA 值应等于 PDA 序列中与原 PDA 值相邻的更小数值。允许的典型失效数与最初老炼所要求的相同。

C.4.8.5 老炼接收判据

C.4.8.5.1 通则

承制方可以依据 PDA 或典型失效判定老炼批接收与否，也可同时依据两者判定老炼批接收与否(即如果一个批不满足 PDA 要求，那么不需要重新提交的老炼批还可采用典型失效分析来确定该批是否接收)。

典型失效是在一个老炼批内具有相同根本原因的多个电路的失效。当 PDA 或典型失效考虑参数变化量(Δ)时，老炼后(100%筛选测试)测得的参数值应与老炼前测得的参数值比较。

C.4.8.5.2 PDA 方案

C.4.8.5.2.1 H级电路的 PDA

对 H级电路，PDA 为 10%或一个电路，取其较大者，不考虑老炼批量。

C.4.8.5.2.2 K级电路的 PDA

对 K级电路，PDA 为 2%或 1 个电路，取其较大者，不考虑老炼批量。K级电路的 PDA 计算仅计入下半程老炼发生的失效。

C.4.8.5.3 典型失效方案

C.4.8.5.3.1 H级电路的典型失效方案

对 H级电路，当根据典型失效决定是否接收时，应分析 25℃下所有静态失效电路以确定根本原因。多个电路失效具有相同的根本原因(根据批量大小为 3 个或更多)，则认为存在典型失效。如果存在典型失效，那么该批拒收。否则将不考虑 PDA 而接收该批。在所有情况下，满足 PDA 要求的批应接收，并且不要求进行典型失效分析。构成一种典型失效的具有相同根本原因的电路失效数按批量大小分别如下：

批量(X)	构成一种典型失效的失效数
$X \leq 20$	3
$21 \leq X \leq 40$	4
$40 < X \leq 100$	5
$100 < X \leq 300$	6
$300 < X \leq 500$	11
$500 < X$	16

示例 1：批量为 25 时，25℃下 4 个电路静态失效。

如果全部 4 个失效电路的失效根本原因不同(即 3 个或更少的失效电路具有相同根本原因)，则不存在典型失效，那么其余 21 个电路可以接收。

如果全部 4 个失效电路的根本原因相同，则存在典型失效，那么拒收该批。

示例 2：批量为 400 时，25℃下 15 个电路静态失效。

接收该批(即 PDA 为 10%时，允许 40 个电路失效)。

示例 3: 批量为 400 时, 25℃下 41 个电路静态失效。

若仅有 10 个或更少的电路静态失效的根本原因相同, 则不存在典型失效, 该批接收。

若有 11 个或更多的电路静态失效的根本原因相同, 则存在典型失效, 该批拒收。

在所有情况下, 电路的失效分析表明其失效机理是由于基本工艺程序不良、基本设计缺陷或不可筛选出的缺陷时, 则该批拒收。

C. 4. 8. 5. 3. 2 K 级电路的典型失效方案

对 K 级电路, 当根据典型失效决定是否接收时, 应分析 25℃下所有静态失效电路以确定根本原因。如果出现下述一种情况, 则该批应停止后续试验并进行失效分析:

- a) 老炼批中任何 2 个电路静态测试失效的根本原因相同(即典型失效存在), 或;
- b) 老炼批中电路静态测试失效总数超过 5%。

如果失效分析表明失效是由于以下原因之一引起, 则可继续进行后续筛选, 或者进行必要的返工并依据返工情况确定后续筛选要求:

- a) 通过对整个老炼批再筛选能有效去除的缺陷, 或;
- b) 不反映电路基本设计不良或基本工艺不良的随机型缺陷。

在所有情况下, 电路的失效分析表明其失效机理是由于基本工艺不良、基本设计缺陷或不可筛选出的缺陷时, 则该批报废。

C. 4. 9 最终电测试

最终电测试规定如下:

- a) 最终电测试应包括电路详细规范中作为最终电测试要求规定的全部参数、极限值和试验条件, 至少应包括表 C.11 中 A 组的 1 分组、2 分组和 3 分组(适用时加上 4 分组、7 分组和 9 分组);
- b) 前一个试验方法中规定的终点电测试满足最终电测试要求时, 可不再重复进行。

C. 4. 10 密封(细检漏和粗检漏)

密封试验要求如下:

- a) 对 K 级电路, 密封试验可在最终电测试和外部目检之间任意处进行, 但它应在外引线全部剪切和成形加工之后进行;
- b) 对 H 级电路, 密封试验应在恒定加速度或机械冲击(或适用时 PIND)和外部目检之间任意处进行, 但它应在外引线全部剪切和成形加工之后进行;
- c) 对 K 级和 H 级电路, 所有电路批(子批)在完成密封和外部目检之后, 若进行了可能影响密封的物理加工处理(如对玻璃封接的热焊料浸镀等), 则应重新试验, 以检查气密性和外部缺陷。作为最低要求, 这些试验包括: 密封, 接收判据 45(0); 外部目检, 对整个批(子批)进行。对非玻璃封接的和引线节距小于或等于 1.27mm 的有引线电路, 密封试验的接收判据是 15(0)。如果达不到规定的接收判据, 则该样本代表的检验批应 100%进行细检漏和粗检漏试验, 从批中剔除不合格电路。

C. 4. 11 K 级电路的 X 射线照相

C. 4. 11. 1 通则

X 射线照相在 PIND 之后任一时间进行。

C. 4. 11. 2 钎焊密封电路

钎焊密封电路应 100%按照 GJB 548 方法 2012 进行试验。

C. 4. 11. 3 非钎焊密封电路

除另有规定外, 非钎焊密封电路应 100%按照 GJB 548 方法 2012 进行试验。

注: 仅当承制方和用户确定 X 射线照相不适用或者对于特定的设计或技术所起作用有限时, 才可不进行该项试验。

C. 4. 12 外部目检

上述所有 100%筛选完成后, 应按 GJB 548 方法 2009 进行外部目检。承制方应对电路进行 100%检

验，或按照 116(0) 的接收判据进行抽检。如果样本中有一个或更多的电路被拒收，承制方可以加倍样品数量再进行检验，但允许失效数仍为零，或者针对已出现的失效现象 100% 检验剩余电路并从批中剔除失效电路。若加倍的样品中也有失效发生，则承制方应针对已出现的失效现象 100% 检验剩余电路。针对已出现的失效现象，重新检验时的放大倍数不得低于初始检验的放大倍数。

C.5 质量一致性检验(QCI)

C.5.1 通则

C.5.1.1 概述

质量一致性检验(QCI)是对已通过筛选的电路样品进行的一系列试验和检验。本规范 QCI 包括下述 A 组、B 组、C 组和 D 组检验。这些试验和检验以抽样的方式进一步验证性能要求。只有当全部适用的 QCI 要求满足时，电路才能被接收或批准交货。如果 A 组、B 组、C1 分组、C3 分组、C4 分组、C5 分组和 D 组检验已完成，C2 分组稳态寿命试验已开始，那么订购方可以批准交货。在 QCI 检验完成之前，承制方必须保持对交付给订购方的电路的追溯性，以便在试验失效时能够通知对方并收回电路。

对于给定型号的电路，其 QCI 在签订合同时就由所选择方案的要求(见表 C.10)确定。选定方案的要求决定了所订货产品的 QCI 要求。当适用时，检验批抽样应按本规范附录 B 规定。除非允许选用电性能不合格品或模拟样品(即试验样件)，所有电路均应预先通过筛选，并通过所有的最终电测试。对于给定的产品保证等级，如果 QCI 圆满完成，则在同一认证生产线上生产的更低等级的电路也满足 QCI 要求。若某批电路因不满足要求而被退回，并且没有重新提交，则该批应认为是不合格批并予以记录。

表 C.10 质量一致性检验摘要

要求	参考	方案 1(在线)	方案 2(离线)
通则	章条号	C.5.2.1	C.5.3.1
A 组	章条号	C.5.2.2	C.5.3.2
	表	C.11	C.11
B 组	章条号	C.5.2.3	C.5.3.3
	表	不适用	C.12
C 组	章条号	C.5.2.4	C.5.3.4
	表	C.14	C.14
D 组	章条号	不适用	C.5.3.5
	表	不适用	C.15

C.5.1.2 检验批

检验批应由同一型号(A 组要求)或不同型号(仅 B 组、C3 分组和 D 组试验允许)使用相同的封装形式和引线镀涂在同一时间提交的一定量的电路组成。每一检验批的所有电路应在不超过 13 周的时间内完成密封。如果用在线工艺验证试验替代，检验批信息不需要。

C.5.1.3 样品的选择

提交试验的混合集成电路数量应由承制方按本规范方案 1 或方案 2 的适用要求抽取(而不是依据批量抽取)。当适用时，初始样品和重新提交的样品应从检验批中随机抽取。批接收是以允许失效数为零作依据的。如果出现失效，可按双倍样品量或 100% 对失效分组或试验重新提交一次，且允许失效数为零。C 组检验可以采用满足 C.5.1.1 规定的限用样本，以使生产运转，应在初始的 C 组检验后的 6 个月内或者在超过 C.5.2.4.2c) 的限用要求之前(以先到的时间为准)，及时进行 C 组的全样本试验。

C.5.1.4 终点电测试

当适用时，应进行终点电测试并记录结果。

C.5.1.5 数据

适用时，试验结果应按检验批识别代码(日期代码)记录或按每个检验批分别记录。对在线 B 组检验，检验批不适用，但数据记录应保存以备鉴定机构和订购方审查用。除非要求提供 100%数据记录，所有试验和测试的计数结果摘要应作为试验报告的一部分。当电路详细规范要求时，应提供变量数据。

C.5.1.6 无功能样品

如果电路通过了一直到老炼的全部筛选试验，则同一检验批的电性能拒收品可以用于所有不要求终点电测试的试验分组。

C.5.2 方案 1(在线检验方案)

C.5.2.1 通则

QCI 方案 1 通过在线检验方式完成，试验应按 C.5.2.2~C.5.2.5 规定进行。

C.5.2.2 A 组电试验

C.5.2.2.1 一般要求

A 组电试验应按表 C.11、C.5.2.2.1~C.5.2.2.4 以及适用的电路详细规范进行。

A 组分组至少应包括最终电测试的 1 分组、2 分组和 3 分组(适用时加上 4 分组、7 分组和 9 分组)以及电路详细规范要求的其他分组。每个检验批或子批应进行试验。A 组检验的程序应符合下列方法(见 C.5.2.2.2、C.5.2.2.3、C.5.2.2.4)的要求，且便于鉴定机构审查。三个方法是等效的，承制方可以选择其中之一。

- a) 抽样：所有分组的试验均可采用一个样本进行。当所要求的样本大小超过批量时，允许进行 100%检验。
- b) 试验顺序：在 1 分组或替代分组(见 GJB 548 方法 1015)试验完成后，可按任意顺序进行 A 组的各分组试验或分组内的各项测试。

表 C.11 A 组电试验

分组	参数	样品数(接收判定数)
1	25℃下静态试验	116(0)
2	最高额定工作温度下静态试验	76(0)
3	最低额定工作温度下静态试验	45(0)
4	25℃下动态试验	116(0)
5	最高额定工作温度下动态试验	76(0)
6	最低额定工作温度下动态试验	45(0)
7	25℃下功能试验	116(0)
8	最高和最低额定工作温度下功能试验	76(0)
9	25℃下开关试验	116(0)
10	最高额定工作温度下开关试验	76(0)
11	最低额定工作温度下开关试验	45(0)

C.5.2.2.2 方法 1——离线抽样试验

离线抽样程序规定如下：

- a) 产品应完成全部要求的最终电筛选试验；
- b) 由质量保证部门或委派人员按表 C.11 要求的样品数(接收判定数)随机抽样并完成接收试验。

C.5.2.2.3 方法 2——在线抽样试验

在线抽样试验的程序是：A 组每个分组或几个分组(即在相同温度、用相同的测试程序依序完成试

验的多个分组)的试验样品应及时从 100%经过该分组或几个分组筛选的检验批中随机抽取。检验批或子批的所有电路均可选作为试验样品,且整个样本从全部电路中随机抽取。另外在各分组抽样试验之前,应由不同的操作者检查全部试验装置,以核实是否采用了正确的测试程序。

C.5.2.2.4 方法3——在线验证试验

通常,在线验证试验连同满足 A 组试验要求的筛选最终电测试一起进行而不必重复。因此,如果完成了带有在线验证试验要求的筛选试验,则 A 组检验要求也被满足。

- a) 对每套测试装置(和手工测试的操作者),试验开始时均应试验一个相关电路(如校准件),以保证满足 GJB 548 中的测量准确度要求。
- b) 这些试验应采用校准合格的装置完成。
- c) 在试验结束(或至少每周一次)或手工试验的操作者变更时,质量保证部门或其委派人应按下述规定核实生产测试:
 - 1) 通过目检核实是否应用了正确的试验夹具、设备、软件和程序。
 - 2) 利用生产中使用的夹具、设备、软件和程序,对被试型号电路中受控的并已知为合格品的一个电路进行实测。应记录 25℃ 下受控电路 A 组测试的有关变量数据,这些数据应与产品批一起保存。
 - 3) 如果验证不合格,至少应对硬件、软件、工装和零部件进行详细的技术审查。如果技术审查未能查出问题,则应对验证电路进行失效分析,根据失效分析结果采取适当的纠正措施。如果失效分析查出了问题,则对在不合格期间接收的所有电路重新进行一次相应分组的测试,以及在线验证试验。如果失效分析没有查出问题,则按照 A 组全部要求对准备接收的所有电路重新进行 100%的测试,以及在线验证试验,且仅能进行一次。

C.5.2.3 B 组检验

C.5.2.3.1 通则

B 组检验应按下述规定采用在线抽样监控来完成。所有分组试验均可采用电性能不合格电路或试验样件代替实际产品。

C.5.2.3.2 外形尺寸

在进行最终检验的电路中,对提交检验的每种封装结构的电路,每月最少随机选取 2 个电路进行检验,以验证受组装工艺影响的所有关键尺寸(如外壳的长、宽、高、引线长度等)是否满足电路详细规范的要求。不受组装工艺影响的关键尺寸可在最终目检时进行检查或作为进货(接收)检验的一部分进行检查。

C.5.2.3.3 耐溶剂性

标志用油墨的每个检验批应在其接收之前按 GJB 548 方法 2015 进行试验。这一系列试验应在成品电路的每种标志表面(如镀银面、修磨过的镀镍面、未修磨的镀镍面等)上进行。每种类型的标志表面对每种溶剂都应试验一次。每周应针对本周内需标志的每种电路的典型标志面,选择一个电路或零件(盖板或封壳)按 GJB 548 方法 2015 进行试验。

C.5.2.3.4 内部目检和机械检查

内部目检和机械检查应按 GJB 548 方法 2014 在封前目检时完成。封前目检时接收的每种型号电路,每月至少应检验一个电路。

C.5.2.3.5 键合强度

引线键合强度的在线检验应作为引线键合评价的一部分,按 GJB 548 方法 2011 进行。每周对每种引线键合工艺(即热声金丝焊、超声铝丝焊、热压金丝焊等)均应进行试验。当使用一台以上设备完成规定的键合工艺时,试验样品应从这些设备生产的产品中轮流选取,并且在每 13 周内,所有用到的设备所生产的产品应至少试验一次。鉴定时,应在鉴定样品上再键合 10 根引线(K 级为 15 根)。在完成引线键合鉴定试验后,增加的 10 根键合引线(K 级为 15 根)的样品应置于最低 300⁺₁₀℃ 下空气或惰性气体中

1h, 接着做破坏性拉力试验。键合强度要求(即最低拉力)应按表 C.13 的规定, 不允许失效。

C.5.2.3.6 元件剪切强度

元件剪切强度试验作为 C 组检验的一部分(如首批和粘接工艺更改时)在 2 个电路上进行, 元件剪切强度试验应按 GJB 548 方法 2019 的规定进行。

C.5.2.3.7 可焊性

可焊性试验应作为进货检验(即外壳评价)的一部分, 按下列要求进行。

在进行可焊性试验之前, 外壳应按下列条件之一进行温度老炼。

- a) $T_A = 250^{\circ}\text{C} \pm 10^{\circ}\text{C}$, $6\text{h} \pm 0.5\text{h}$;
- b) $T_A = 200^{\circ}\text{C} \pm 8^{\circ}\text{C}$, $22\text{h} \pm 1\text{h}$;
- c) $T_A = 150^{\circ}\text{C} \pm 6^{\circ}\text{C}$, $160\text{h} \pm 8\text{h}$ 。

在混合集成电路交货之前, 当其工艺流程包括改变外壳引线镀层的操作(如进行焊料镀涂)时, 也应在外壳评价用的样品上进行这种操作, 随后进行温度老炼。温度老炼(适用时, 进行引线镀涂操作)之后, 外壳样品应按 GJB 548 方法 2003 进行可焊性试验, 并且包括 $8\text{h} \pm 15\text{min}$ 的蒸汽老炼。

C.5.2.3.8 密封

密封试验应按 GJB 548 方法 1014 进行。在最终电测试和外部目检之间应对所有电路进行 100% 试验。

C.5.2.4 C 组检验

C.5.2.4.1 通则

C 组检验应按表 C.14 的 QCI 栏和本条规定完成。C 组检验周期为 12 个月。对于 QML 鉴定, 参考本规范 C.6。

C.5.2.4.2 一般要求

一般要求规定如下:

- a) C 组检验样品的抽取: C 组检验样品应从提交的第一个检验批中抽取。
- b) 各分组的抽样: 1 分组样品(或电性能不合格品或机械样品, 见 C.5.1.6), 可用于 3 分组和 4 分组试验。
- c) 限用抽样方案: (见 C.5.1.3 关于生产运转的 C 组检验)。当满足以下全部要求时, 应至少选择 5 个电路进行 2 分组试验, 否则抽样 22 个电路。
 - 1) 一份订单最多订 500 个电路;
 - 2) 在某一装备采购合同或采购计划中, 最多订 2000 个电路;
 - 3) 对一给定型号的电路和承制方, 在 12 个月内最多订 2000 个电路。

C.5.2.4.3 方案 1 中 QCI 的引线键合强度

为保证符合 GJB 548 方法 2011 的适用要求, 至少应试验两个电路。样品合格判据按进行拉力试验的引线数计算, 对 H 级电路, 样品数(接收判定数)为 22(0), 对 K 级电路, 样品数(接收判定数)为 45(0)。如果两个 K 级电路中的键合引线数达不到 45(0)的要求, 则可用两个电路的全部引线按最少 22(0)进行键合拉力试验。样品引线应包括每种型号晶体管、二极管、电容器和片式电阻器的 1 根引线; 每种型号集成电路的 3 根引线; 适用时, 还应包括 5 根连接外壳的引线。对试验条件 F 和 H, 每种互连方法各试验 3 个芯片; 或当量少时, 试验全部的倒装片和梁式引线芯片。键合强度至少应满足 GJB 548 方法 2011 规定的密封后键合强度要求。

C.5.2.4.4 方案 1 中 QCI 的元件剪切强度

元件(芯片/片式的)剪切强度试验应按样品数(接收判定数)为 22(0)或在两个样品电路的全部元件上(取较小者)进行。剪切试验样品至少应在 2 个电路中选取, 并且应均匀分配到电路中所有类型元件上(如果数量少, 则对所有元件)。样品应包括典型的电阻器、电容器、集成电路和半导体分立器件。替代的元件剪切强度试验可以按 C.6.5.5.13 规定进行。

C. 5. 2. 4. 5 ESDS 的鉴定试验

ESDS 初始鉴定或重新设计后的重新试验由相应的质量和可靠性保证等级试验加根据 GJB 548 方法 3015 进行的 ESDS 分级组成。ESDS 分级和相关标志按 3.4.6.7.3 规定。

作为任选方案，承制方可按如下要求进行混合集成电路静电放电敏感度分级：

- a) 按 GJB 548 方法 3015 试验。
- b) 混合集成电路可以比照电路中应用的有源器件的最低静电放电电压等级来标志，该有源器件的 ESDS 等级是按照 GJB 597 或 GJB 7400 分级的。对于全面符合本规范的电路，承制方应该保存支撑数据(来自电路试验或集成电路承制方的 ESD 结果)。
- c) 0 级经订购方批准不需要实施 ESDS 试验。

C. 5. 2. 4. 6 耐焊接热

除合同要求取消外，产品需要按 GJB 360 方法 210 进行耐焊接热试验。耐焊接热试验按表 C.14C 组 QCI 检验规定在 1 分组其他试验之前进行。本试验在产品首次检验或影响该试验的设计更改时进行。承制方按 GJB 360 方法 210 对每种电路设计决定适用的条件，包括安装条件，通过试验保证或通过其组装工艺，该电路应经受的等效时间/温度应力。

C. 5. 2. 5 不合格处理

上述在线检验中若有任何一项不合格，都应分析确定失效原因，当需要时，应采取纠正措施。记录失效原因、纠正措施以及受不合格影响的产品处理等情况，以供鉴定机构和订购方审查用。

C. 5. 3 方案 2(离线检验方案)

C. 5. 3. 1 通则

方案 2 的 QCI 通过离线检验完成，试验应按 C.5.3.2～C.5.3.5 规定进行。

C. 5. 3. 2 A 组检验

A 组电试验应按表 C.11、C.5.2.2.1～C.5.2.2.4 以及适用的电路详细规范规定进行。

C. 5. 3. 3 B 组检验

C. 5. 3. 3. 1 通则

B 组检验应按表 C.12、C.5.3.3.1～C.5.3.3.6 对每个检验批的每种封装形式和引线镀涂进行。

表 C. 12 B 组检验(仅对方案 2)

分组	等级		试验	GJB 548		样品数(接收判定数)	引用章条号
	K	H		方法	条件		
1	√	√	外形尺寸	2016	—	2(0)	—
2	√	√	耐溶剂性	2015	—	3(0)	—
3	√	√	内部目检及机械检查	2014	—	1(0)	C.5.3.3.2
4	√	√	键合强度 a) 热压焊 b) 超声焊或钎焊 c) 倒装焊 d) 梁式引线	2011	C 或 D C 或 D F H	2(0)	C.5.3.3.3
5	√	√	芯片剪切强度	2019	—	2(0)	C.5.3.3.4
6	√	√	可焊性	2003	焊料温度 245℃±5℃	1(0)	C.5.3.3.5
7	√	√	密封 a) 细检漏 b) 粗检漏	1014	A 或 B C 或 D	15(0)	C.5.3.3.6

C.5.3.3.2 内部目检和机械检查

内部目检和机械检查的判据应是设计和结构的一般要求以及电路详细规范的要求,检验应证明实际电路的结构符合存档的设计文件的要求。

C.5.3.3.3 键合强度

应按 GJB 548 方法 2011 和以下要求进行破坏性引线键合拉力试验。电路引线键合后,在生产线上任何时间均可以进行此项试验。可用模拟正常产品工艺和材料的试件来替代实际产品。

- a) 两个电路应进行预处理和试验。
- b) 样品电路应在最低 300⁺¹⁰₀ °C 空气或惰性气体里预处理至少 1h。
- c) 抽样标准应根据拉力试验的引线数计,采用的样品数(接收判定数)如下:
 - 1) H 级电路:引线数 22(0),每个电路 11 根引线(当引线少时则为全部);
 - 2) K 级电路:引线数 44(0),每个电路 22 根引线(当引线少时则为全部)。
- d) 适用时,样品引线应如下抽取:
 - 1) 每种类型的晶体管、二极管、电容器和片式电阻器的各一根引线;
 - 2) 每种类型的集成电路的各三根引线;
 - 3) 连接到外壳引线上的五根引线。
- e) 所允许的最低键合强度应符合表 C.13 规定。

表 C.13 键合强度要求

金丝或铝丝直径 (d) mm	最低键合强度 N
$d<0.0254$	0.005
$d=0.0254$	0.010
$0.0254<d\leq 0.0762$	(GJB 548 方法 2011 密封后要求值)减去 0.01
$0.0762<d$	(GJB 548 方法 2011 密封后要求值)减去 10%

C.5.3.3.4 元件剪切强度

元件(芯片/片式的)剪切强度试验应按样品数(接收判定数)为 22(0)或在两个样品电路的全部元件上(取较小者)进行。剪切试验样品至少应在 2 个电路中选取,并且应均匀分配到电路中所有类型元件上(如果数量少,则对所有元件)。样品应包括典型的电阻器、电容器、集成电路和半导体分立器件。替代的元件剪切强度试验可以按 C.6.5.5.13 规定进行。

C.5.3.3.5 可焊性

至少随机抽取 15 根引线(如果全部引线少于 15 根,则为全部引线)进行试验。

C.5.3.3.6 密封(细检漏和粗检漏)

如果在最终电测试和外部目检之间 100%进行了密封筛选试验,则可不进行此项试验。

C.5.3.4 C 组检验

C 组检验应按 C.5.2.4 进行,但表 C.14 中 4 分组试验不要求。

表 C.14 C 组检验

分组	等级		试验	GJB 548			样品数(接收判定数)	引用章条号
	K	H		方法	条件			
					QCI	QML		
1	√	√	耐焊接热 ^a	GJB 360 方法 210	—	不适用	5(0)	C.5.2.4.6
	√	√	外部目检	2009	—	—		—

表 C. 14(续)

分组	等级		试验	GJB 548			样品数(接收判定数)	引用章条号
	K	H		方法	条件			
					QCI	QML		
1	√	√	PIND ^b	2020	不适用	A, 5 次通过 ^d		C.6.5.5.2
	√	—	温度循环	1010	C, 20 个循环	C, 100 个循环		C.6.5.5.3
	—	√	温度循环	1010	C, 10 个循环	C, 100 个循环		C.6.5.5.3
	√	√	机械冲击 或	2002 或	B, Y ₁ 方向或 29 400m/s ² , Y ₁ 方向	B, Y ₁ 方向和 49 000m/s ² , Y ₁ 方向		C.6.5.5.4
	√	√	恒定加速度	2001				C.6.5.5.5
	√	√	随机振动 ^c	2026	不适用	F		C.6.5.5.6
	√	√	密封(细检和粗检)	1014	—	—		—
	√	√	PIND	2020	不适用	A, 1 次通过 ^d		
	√	√	目检	1010	—	—		C.6.5.5.7
	√	√	终点电测试 ^e	—	—	—		C.6.5.5.8
2	√	√	稳态寿命	1005	125℃, 1000h 或 按方法 1005 等效	125℃, 1000h 或 按方法 1005 等效	22(0) 或 5(0) ^f	C.6.5.5.9
	√	√	终点电测试 ^e	—	—	—		C.6.5.5.8
3	√	√	内部水汽含量	1018	—	—	3(0) 或 5(1) ^g	C.6.5.5.10
4	√	√	内部目检	2017	仅对方案 1	—	2(0) ^g	C.6.5.5.11
	√	√	引线键合强度	2011	仅对方案 1	—		C.6.5.5.12 C.5.2.4.3
	√	√	元件剪切强度	2019 或 2027	仅对方案 1	—		C.6.5.5.13 C.5.2.4.4
5	√	√	ESD a) 电测试 b) ESDS c) 电测试	3015	Al Al	不适用	3(0)	C.5.2.4.5
^a 本试验在产品首次检验或设计更改影响到该试验时进行。制造厂应按 GJB 360 方法 210 对每种器件设计决定适用的条件, 包括安装条件。 ^b 承制方可任选在温度循环前进行 PIND。 ^c 本试验仅适用于包含磁性元件、叠层元件、绝缘线、柔性电路、以及高宽比大于 2:1 的元件, 作为选项, 随机振动可在机械冲击和恒定加速度前进行。 ^d 电路详细规范或订货合同规定时可用条件 B。 ^e 根据适用的电路详细规范。 ^f 当为 QML 鉴定或为限用样品的 QCI, 样品数(接收判定数)可用 5(0)。对 I 类更改应采用 QCI 要求的样品数(接收判定数)。 ^g 3 分组和 4 分组的样品应采用 1 分组环境暴露试验后的样品, 3 分组样品可以用于 4 分组试验。								

C. 5. 3. 5 D 组检验

C. 5. 3. 5. 1 通则

D 组检验应针对提交的第一个检验批进行, 其后的检验批(除按 C.5.3.5.5 和 C.5.3.5.6 修改外), 每 6 个月进行一次。D 组检验应按表 C.15 和 C.5.3.5.2~C.5.3.5.6 进行。若在进货检验的外壳评价时完成了

本试验，则不需要重复。

C.5.3.5.2 样品

D 组试验可采用经受过筛选处理和应力条件的密封空外壳或电性能不合格品(绝缘性能应合格)作为样品。

C.5.3.5.3 终点电测试

本试验不要求终点电测试。

C.5.3.5.4 引线牢固性

对每种电路封装的至少 15 根引线进行牢固性试验。当引线少于 15 根时，应试验全部引线。

C.5.3.5.5 2 分组

按照 2 分组对整个封装进行检验(可分别检验外壳与盖板)。腔体内部区域的蚀斑不应作为拒收的理由。本试验对 H 级电路只进行一次，对 K 级电路每 26 周进行一次。

C.5.3.5.6 3 分组

对于引线和壳体之间用绝缘子隔离的金属外壳，其绝缘电阻测量应在金属壳体和与壳体绝缘的引线之间进行。本试验对非金属壳体不适用。除非所用绝缘材料有变更，否则本试验对 H 级电路只进行一次；对 K 级电路每个 D 组检验批均应进行。

表 C.15 与封装有关的 D 组检验

分组	试验	GJB 548		样品数(接收判定数)	引用章条号
		方法	条件		
1	热冲击	1011	C	5 (0)	—
	稳定性烘焙	1008	150℃，1h	5 (0)	—
	引线牢固性	2004	B2(引线疲劳) D(无引线芯片载体) B1(刚性引线)	1 (0)	C.5.3.5.4
		2028	针栅阵列引线		
	密封 a) 细检漏 b) 粗检漏	1014	A 或 B C 或 D	5 (0)	—
2	盐雾	1009	A	5 (0)	C.5.3.5.5
3	金属外壳绝缘	1003	500V，最大 80nA	3 (0)	C.5.3.5.6

C.5.3.6 不合格和不合格批的重新提交

A 组、B 组、C 组或 D 组试验某分组不合格的批可按本条规定重新提交。对于质量一致性检验中的 B 组、C 组和 D 组试验而言，不合格批在返工或重新筛选(工艺步骤偶然失误的批重新提交不认为是重新筛选)后，不可重新提交给失效分组(但必须计入失效)。这个返工批仅在决定它自身(指返工后)合格与否时才重新提交给失效分组。若一个批没有重新提交或重新提交不合格，则该批不能交货，并应取消认证标志或军用标志。

重新提交的批应与新批分开，并应清楚地表明是重新提交的批。当提交做质量一致性检验的批不满足 A 组、B 组、C 组和 D 组试验的任一分组时，可以对该分组重新提交一次。重新提交的样品应加倍，允许失效数为零。只有在对前两次提交中每一个不合格品的失效分析已完成，失效机理已经确定，并且失效是由于以下原因引起，才可以进行第二次重新提交：

- a) 通过对整个批再次筛选能有效去除的缺陷；
- b) 不反映电路基本设计不良或基本工艺程序不良的随机型缺陷。

第二次重新提交的样品仍为首次试验的 2 倍，允许失效数为零。

在所有情况下,电路的失效分析表明其失效机理是由于基本工艺程序不良、基本设计缺陷或不可筛选出的缺陷时,则该批不能重新提交。

C.6 鉴定检验

C.6.1 通则

QML 鉴定应按照本规范表 C.14 中 QML 列和 C.6.1~C.6.5 的规定进行。

以下准则通常用于采用片式元器件和引线键合工艺制造的混合集成电路的工艺与材料的鉴定。对于所有的技术或新的技术,可能并不足够,但应作为制定新的鉴定方案的起始点。本准则预定用于评价电路制造中用到的所有工艺与材料的性能,以确定工艺与材料的接收与否。采用已认证合格的工艺和材料制造的、并通过鉴定机构确认的电路即可按相关规定列入 QML。

C.6.2 返工鉴定

C.6.2.1 通则

电路制造中的各种返工工艺未经鉴定不得交货。返工和返修应按规定。

C.6.2.2 返工的鉴定

电路加工过程中的各种返工工艺均应进行返工鉴定。除另有规定外,对任一返工进行鉴定时,组成的鉴定批应包含返工电路。这些返工电路应由承制方按已确认的返工工艺进行返工。返工鉴定样品可以使用标准评价电路。按照本方法进行返工鉴定时,试验方案应得到鉴定机构批准。

C.6.2.3 开盖一再封盖返工鉴定程序

进行开盖一再封盖返工鉴定时,鉴定批至少应包括 5 个鉴定样品和备份样品。对于一次开盖一再封盖返工鉴定不需要附加做一次开盖一再封盖操作,对于两次开盖一再封盖返工鉴定要多加一次开盖一再封盖操作,即共作三次。除原有筛选之外,三次开盖一再封盖操作应再进行两次筛选,但最后一次筛选应在最后一次开盖一再封盖操作之后进行。

C.6.2.4 芯片和引线键合返工的替代鉴定程序

承制方可从初始生产批中选择带有已确认的返工工艺的电路。所选择的返工工艺鉴定样品应包含拟鉴定的返工工艺。如果返工数量不满足样本大小要求,则应在鉴定样品上增加芯片/引线键合返工工艺点或增加鉴定样品数,以满足最小样本大小要求。如果初始生产批中未能包括所有已确认的返工工艺,那么应对后续的生产批检查未鉴定的返工工艺,直至所有已确认的返工工艺均通过鉴定。开盖一再封盖返工不能按本程序鉴定。

C.6.3 为列入合格承制方清单(QML)的鉴定批

承制方可以按照 C.6.4 规定,在交货产品的一个检验批上完成 QML 鉴定,也可以专门为 QML 鉴定制作一批电路,按照 C.6.4 规定完成试验。专门为 QML 鉴定制造的电路可以是实际产品,也可以是标准评价电路。当以实际产品进行 QML 鉴定时,若成功完成鉴定检验,并且该批还通过了表 C.12 的 1 分组、2 分组、4 分组、6 分组和表 C.15 的各组试验,则该批可以作为认证产品交货。

C.6.4 鉴定检验要求

C.6.4.1 通则

QML 鉴定应按照本规范规定的 C 组试验进行。全部试验项目、试验方法、试验条件和极限值应符合 GJB 548 和本规范规定。如果一个鉴定批不满足鉴定要求或缺乏失效分析和纠正措施,且没有进行重新试验,鉴定机构将取消该鉴定批所代表的工艺或材料(或两者)的合格资格。

C.6.4.2 鉴定的前提条件

所有要鉴定的和要列入 QML 的技术能力必须由鉴定机构按照 4.5.2 的规定认证合格。

C.6.4.3 试验样品

C.6.4.3.1 通则

鉴定用电路应采用确认过的(或按鉴定机构允许的)工艺制作,并按本附录 C.4 的适用部分进行筛

选。鉴定检验应在鉴定机构批准的试验室或经承制方 TRB 批准的试验设施上完成。鉴定机构的有关基线表格应在鉴定中用于填写具体的工艺和材料基线。

C.6.4.3.2 标准评价电路

承制方可以设计并制造一种有功能的标准评价电路以代替实际产品。如果是在专门为 QML 鉴定检验而制作的一批电路上进行鉴定检验,则该电路应能代表实际产品所采用的工艺和材料的复杂程度。标准评价电路不能代替实际产品进行 C 组的 QCI 检验。

C.6.4.3.3 样品选择

每项试验的样本大小列于表 C.14 中。除指定的返工和无功能电路外,所有试验样品应从鉴定批中随机抽取。鉴定批应有足够的数量作为备用样品。

C.6.4.3.4 返工样品

为获得返工鉴定的批准,承制方应按其返工工艺基线制备返工样品。C 组试验 1 分组 5 个电路中的 3 个应经受返工鉴定,3 分组 3 个电路中的 2 个应经受返工鉴定,4 分组 2 个电路中的 1 个应经受返工鉴定。引线键合返工和芯片替换返工时芯片和引线的样本大小应按 C.6.4.5.12 和 C.6.4.5.13 的规定。每种返工方法应认为是一种不同的工艺

C.6.4.3.5 无功能样品

当不要求终点电测试时,鉴定检验任何分组的样品均可采用筛选试验最终电测试的电性能不合格品,但应经受样品组之前所需试验应力。如对于 C3 分组,电性能不合格电路应在进行 C3 分组试验之前先进行 C1 分组试验。

C.6.4.3.6 样品处理

鉴定检验中的破坏性试验样品应与鉴定检验报告一起提交给鉴定机构。鉴定检验批的其他样品应妥善保存。

C.6.4.4 试验失效

C.6.4.4.1 失效样品或批的再提交

除 C.6.4.5.10 规定和由于设备故障或操作者失误引起的失效外,失效样品和来自同一生产批的备份样品不允许再提交。再提交应得到鉴定机构的批准。

C.6.4.4.2 失效

所有的试验失效应连同失效分析结果和要求的纠正措施一起报告鉴定机构,以评价鉴定情况或可替代性。

C.6.4.5 技术能力的鉴定

C.6.4.5.1 通则

表 C.14 的 QML 栏和 C.6.4.5.2~C.6.4.5.13 详述了 H 级和 K 级电路鉴定的试验要求。

C.6.4.5.2 PIND

电路内部不应有自由颗粒。试验过程中出现自由颗粒的电路应进行分析。倘若承制方能证实控制自由颗粒的措施已经建立,且在实施纠正措施后,随机抽取样品(从采用基线工艺生产的产品中抽取、并已经过筛选(C.4))进行了 PIND 试验,那么 PIND 失效不影响鉴定结果。重新试验的要求应根据按纠正措施的结果所形成的更改属性决定。

应收集引起失效的自由颗粒并分析原因和来源。如果失效分析不能确定引起失效的自由颗粒的位置,应将电路开盖并检查以确定颗粒的位置。将找出的颗粒至少放大 30 倍进行评价,确定出工艺中产生的问题并加以纠正。

C.6.4.5.3 温度循环

对于 QML 鉴定,应按 GJB 548 方法 1010 进行温度循环。

C.6.4.5.4 机械冲击

对于 QML 鉴定,恒定加速度不能代替机械冲击。两项试验对于鉴定都是必需的。

C.6.4.5.5 恒定加速度

对于 QML 鉴定, 刚性板(如 3mm 厚的铝板)可以固定到封装的底座上, 以防止由于离心作用对封装造成损伤。

C.6.4.5.6 随机振动

适用时, 应按 GJB 548 方法 2026 规定的程序进行随机振动试验。

C.6.4.5.7 目检

应按 GJB 548 方法 1010 或 1011 规定的程序进行目检。

C.6.4.5.8 电特性要求

C 组试验 1 分组、2 分组的全部试验开始之前和完成之后应进行终点电测试(要求时应记录)。之前 A 组或筛选的最终电测试数据可作为初始电测试数据。终点电测试极限值、寿命试验条件和中间测试要求应按适用的电路详细规范规定。要求变量数据的试验样品应在测试前编序号。

C.6.4.5.9 稳态寿命试验

每一型号电路的首批应完成稳态寿命试验。如果仅为 QML 鉴定进行 C2 分组试验, 则样本大小应为 5, 允许失效数为 0。另外在进行 QML 鉴定检验时, 样品在 150℃下, 1000h 烘烤试验后, 若电测试合格, 则可以代替稳态寿命试验。

C.6.4.5.10 内部水汽含量

承制方应选择 3(0)方案或 5(1)方案进行内部水汽含量试验, 其试验样品应经受 C1 分组试验。若电性能不合格品或有代表性的机械样品已经受了至少 C1 分组试验(即温度循环、机械冲击或恒定加速度和密封试验, 当适用时), 也可采用这些样品进行内部水汽含量试验。内部水汽含量不应超过 5000×10^{-6} 。采用 5(1)方案时, 若出现 1 个失效, 承制方应针对失效实施评价, 评价应包括材料的性能指标、材料成份、固化工艺时间和温度、烘烤工艺、密封箱环境、密封工艺、密封试验有效性、历史数据审查, 以及检测到的其他气体成分, 评价报告应便于鉴定机构审查。

如果首次试验不合格, 承制方还应按首次试验方案选择第二个样本, 在鉴定机构认可的另一个试验室重新进行试验。另外, 在最终出具试验报告之前, 承制方还应有 3 个备份样品。如果本次试验通过, 这两次试验的数据和电路均应提交给鉴定机构, 作为审查内部水汽含量试验的依据。

C.6.4.5.11 内部目检

除按 GJB 548 方法 2017 的判据外, 元件和基片上也不应该出现损伤和沾污。承制方不应考虑开盖造成的损伤但应加以记录。

C.6.4.5.12 QML 鉴定的引线键合强度

至少试验两个电路, 应满足 GJB 548 方法 2011 要求的密封后键合强度要求。对电路中采用的每种键合工艺(包括本条所列的作为独立工艺的每种返工方法)和材料(键合线金属), 均应在样品数(接收判定数)为 15(0)的样本上进行键合强度试验。每 15 根引线样品应包含所有需鉴定的线径并尽可能平均分配到各种线径上。不允许出现失效。如果需要, 应加上备用电路以满足引线样品大小要求。试验引线应预先标明。

下列每种引线返工工艺应作为独立工艺进行 QML 鉴定:

- a) 基片引线上的金丝球焊;
- b) 月牙形键合上的金丝球焊;
- c) 金丝球焊顶部的金丝球焊。

C.6.4.5.13 QML 鉴定的元件剪切试验

至少应对 2 个电路进行元件剪切强度试验, 并应满足 GJB 548 方法 2019 要求。元件剪切试验应对电路中采用的每种元件粘接工艺(包括作为独立工艺的元件更换工艺)和材料, 按样品数(接收判定数)为 5(0)抽样进行。所指的材料应包括粘接材料、元件背面材料和基片/封壳粘接区材料。各类元件的每 5 个样品元件的尺寸应包含所有需鉴定元件的尺寸, 并应尽可能平均分配在各种尺寸上。不允许失效。

如果需要，应增加备用电路以满足元件样品大小的要求。试验元件应预先指定。

作为上述剪切强度试验的替代方法，承制方可以按 GJB 548 方法 2027，在选定的一些元件上试验有机胶和焊料/合金粘接的强度，但接收/拒收的判据应以能否通过 Y_1 方向上 490000m/s^2 的加速度力为准(即最小拉力接收强度为元件自身重量的 50000 倍)。

注：本替代试验仅适用于相对于粘接区而言厚度和质量都较小的元件(如 $250\mu\text{m}$ 厚的 GaAs 芯片)。其接收判据比很多种元件的芯片剪切试验要严。对相对于粘接区而言大而重的元件(如钽电容器)，本方法无法给出一个可信的值以判定芯片粘接强度通过与否。

附 录 D

(规范性附录)

通用设计和结构准则

D.1 范围

本附录为承制方规定了通用设计和结构准则。本附录的准则可以根据本规范规定进行修改。尽管不强制要求符合本附录，但是承制方必须能证实其设计和结构体系至少达到了本附录规定的相同质量水平。

D.2 返工限制

D.2.1 返工限制概述

本章规定了一种典型返工方案，包括返工限制要求和试验要求，以保证被返工的电路能够满足本规范的性能要求。

D.2.2 返工和返修的规定

D.2.2.1 通则

电路上所有允许的返工和返修应按符合附录 A 的程序和保证要求完成。该文件应涉及到所采用的工艺、程序和材料，包括验证或试验数据。每个工艺或工序应指明是返工还是返修，返工由承制方单独决定，返修除本规范允许的之外，均应经订购方同意。一个典型的返工示例是去除一个不合格元件，替换上一个新元件。返修的一个示例是用一个有机物粘接的钼片来更换以前合金粘接的半导体元件。返工和返修的通用要求规定如下：

- a) 任何返工或返修期间的所有温度偏差不得超过返工和返修基线的极限。应规定温度和时间的极限值。
- b) 不允许开盖修理外壳的封接表面镀层。
- c) 玻璃—金属封接处与外壳密封面之间的最小距离至少为 1.02mm，以防止在最终密封之后，由于焊接面离引线过近而损坏引线部位的密封性能(仅适用于缝焊)。
- d) 对于 H 级电路，在封前目检后进行返工或返修的任何电路均应经受适用时的全部筛选或适用时的重新筛选。如果一个电路在返工或返修之前未接受规定的筛选，则必须在返工或返修之后进行筛选。如果在返工或返修之前已经接受了规定的筛选，则按下述规定进行重新筛选：
 - 1) 封前目检：对可能由返工或返修引起的一般性损伤进行检验(按 GJB 548 方法 2017 和方法 2032，在低放大倍数下)，并对返工或返修的元件或部位(如更换的芯片、引线键合处等)按照方法 2017 或方法 2032 进行全面检验。
 - 2) 温度循环、机械冲击或恒定加速度、密封和外部目检：所有返工或返修的电路应 100%重新筛选。
 - 3) 老炼：仅因封装密封失效而进行开盖返工的电路，不需要重新进行老炼筛选。对于更换过元件或进行引线键合或键合返工或动态调阻/调谐了的电路，要求 100%重新老炼筛选。
- e) 封后老炼前进行了返工或返修的 K 级电路，应按下列要求完成全部筛选或重新筛选：
 - 1) 没有更换影响电路性能的有源器件或引线键合：
 - 仅对所替换的引线进行非破坏性拉力试验；
 - 不需再进行封前老炼；
 - 如果有源器件的总封前老炼时间为 320h 或等效的时间/温度，可将封后老炼缩减到 125℃、240h 或等效的时间/温度。
 - 2) 更换了影响电路性能的有源器件或引线键合：

- 仅对所替换的引线进行非破坏性拉力试验;
- 不需再进行封前老炼;
- 总的老炼(封前老炼加上封后老炼)为 125℃、320h 或等效的时间/温度。
- f) 封后老炼后进行了返工或返修的 K 级电路,应按下列要求完成全部筛选或重新筛选:
 - 1) 没有更换影响电路性能的有源器件或引线键合:
 - 仅对所替换的引线进行非破坏性拉力试验;
 - 不需再进行封前老炼;
 - 如果之前已完成了老炼,可将封后老炼缩减到 125℃、240h 或等效的时间/温度。
 - 2) 更换了影响电路性能的有源器件或引线键合:
 - 仅对所替换的引线进行非破坏性拉力试验;
 - 不需再进行封前老炼;
 - 总的老炼(封前老炼加上封后老炼)为 125℃、320h 或等效的时间/温度。
- g) 返工或返修需要使用焊剂时,所采用的焊剂及其使用与后续特定清洗工艺的详细程序均应编写成文件并按附录 A 的要求批准。
- h) 不允许把新元件焊接到要被更换的片式元件上。

D.2.2.2 元件上的引线键合返工

对于除基片、厚膜元件、电容器和外壳引线以外的元件,其引线键合返工允许在下列限制条件下进行:

- a) 不采用跨接或外加键合丝或键合带的方法返修元件上的伤痕、空洞以及不连续的通道或导体图形。
- b) 所有键合返工应在至少有 50%未损伤的金属层(不包括未露出氧化层的探针痕迹)上进行。任何涉及键合的位置上只允许进行一次键合返工。键合返工不得接触到因金属层翘起或起皮而露出的氧化层。在键合失败后为清除键合头而形成的脱焊,若无明显的痕迹,不应成为拒收的理由,且不算作一次键合返工。对 K 级电路,键合返工总次数(不包括元件更换或调谐引线更换)最多不应超过电路键合总数的 10%,并取其最接近 10%的整数值。

D.2.2.3 基片、厚膜元件、电容器和外壳引线柱上的引线键合返工或返修

基片和外壳引线柱上的引线键合返工应在下列限制条件下进行:

- a) 基片上金属化通道或导体图形的伤痕、开路或不连续,若不是由于附着不良引起的,则可以通过跨接或加焊导线的方式修复,这种导线的载流能力至少应为原导带最大计算工作负载电流的 3.5 倍或被损伤导带通道连接端的键合引线电流容量的 3.5 倍。基板每 3.2cm²或更小面积上只允许返修一次。这种返修不适用于厚膜元件、电容器和外壳引线柱。
- b) 如果键合区顶层金属化层已翘起、剥落或受损,从而在靠近键合位置处露出下面的金属化层或基片,则该键合区不得进行键合返工。

D.2.2.4 复合键合

复合键合只允许在下述条件下进行:

- a) 当设计、返工或返修需要复合键合时,金丝球焊应限于一个键合头搭在原键合球、键合线或键合带上;
- b) 仅允许对同一种金属和相同尺寸的键合线或键合带进行复合键合(即原键合线与复合键合所用的焊线必须是同一种材料);
- c) 返工或返修时,复合键合点数最多不得超过总键合线数的 10%;
- d) 返工或返修时,为减少复合键合次数,应使用修正操作系统;
- e) 返工或返修时,所有复合键合应按 GJB 548 方法 2023 进行 100%的非破坏性拉力试验;
- f) 复合键合不能用来连接两根引线;

g) 所有复合键合应满足 GJB 548 方法 2017 中的目检要求。

D.2.2.5 元件更换

元件更换应在下列限制条件下进行：

- a) 电路的同一位置上，聚合物粘接的元件可以更换两次。在同一位置上，用聚合物粘接到除基片金属化层以外的金属(如底座、侧壁、框架等)上的元件可以更换四次。用聚合物粘接的调谐元件更换次数应在承制方基线文件中规定，并经鉴定机构批准。
- b) 在同一位置上，用金属焊接的元件可以更换一次。
- c) 用金属焊的带镀涂层垫片(该垫片采用更高温度的金属烧焊工艺焊接到基片上)上的元件可以更换两次。
- d) 允许将基片移动、更换或装进新外壳里一次。此限制不适用于用机械方法固定到外壳上的基片。

D.2.2.6 密封返工

D.2.2.6.1 通则

不允许采用聚合物实现、改进、修理外壳的密封性能。

D.2.2.6.2 盖板密封返工

细检漏试验不合格的电路，仅当初始密封过程中封入了示踪气体且全部满足下列条件时，才允许进行一次不开盖密封返工。

- a) 在密封之后、其他试验之前，必须立即进行不加压的细检漏试验；
- b) 在初始密封和重新密封(不更换盖板)之间，电路贮存在氮气环境中，时间最长为 4h；
- c) 在重新密封之前，电路经受预定的真空烘烤；
- d) 钎焊的外壳不可按本程序返工。

注：上述的检漏试验不得代替细检漏试验。

D.2.2.6.3 其他密封返工

在未封盖电路的金属-金属界面上，允许返工其他密封处(如引线环、连接器、密封塞、光窗等)。

D.2.2.7 电路开盖

D.2.2.7.1 通则

如果开盖-再封盖程序、控制以及得到的数据在基线范围内，则可以对电路进行开盖和再封盖的返工或返修。开盖-再封盖所允许的次數应符合 E.2.2.7.2 和 E.2.2.7.3 的规定。开盖-再封盖记录(即批号或序号的可追溯性)应由承制方保存。

D.2.2.7.2 钎焊密封的电路

H 级钎焊密封的电路可以开盖-再封盖一次，K 级钎焊密封的电路不可以开盖-再封盖。

D.2.2.7.3 熔焊密封的电路

只有为开盖-再封盖而设计的缝焊密封、搭接脉冲封焊或激光封焊的外壳可以开盖-再封盖。电路可以开盖-再封盖最多两次。

D.3 设计和结构

D.3.1 通则

本章规定了一个用于保证电路能够符合本规范性能要求的典型设计和结构方案。

电路设计和结构应符合本规范和电路详细规范的要求。设计应能通过所有适用的试验和筛选(见附录 C)。

D.3.2 设计和结构具体要求

D.3.2.1 外壳

电路应使用玻璃、金属或陶瓷(或这些材料的组合)进行气密封装。外壳结构和密封工艺应满足下列条件：

- a) 粘合剂或聚合材料不得用于壳盖或引线环的粘接(或密封)以及返工/返修；

- b) 不允许对电路进行聚合物浸渍或第二次密封(如回填、镀涂或使用有机材料、聚合材料以实现、改进或返工、返修密封性能);
- c) 最后密封工艺不得使用焊剂;
- d) 采用焊接工艺进行最后封盖时,玻璃-金属封接处与外壳密封处之间应有足够距离以免损伤或劣化玻璃-金属密封;
- e) 所选择的封装材料应保证在适当的温度变化过程中,不同材料之间热膨胀系数的失配不危及封装的完整性或气密性。

D.3.2.2 聚合物材料

最后密封完成后,电路不得再承受高于内部聚合物材料固化温度(多种时取最低)的受热环境。聚合物材料应符合 GJB 548 方法 5011 的要求。对方法 5011 范围以外的材料,承制方应制定一个替代方案。

D.3.2.3 外部金属

除密封焊接区以外的金属外表面,应满足抗腐蚀要求或经过镀涂而满足要求。

D.3.2.4 其他外部材料

电路的外部零件、元件或涂层(包括标志)应防霉菌,并且不应起泡、龟裂、蠕变,或者不应出现有害影响电路在规定试验和工作条件下贮存、工作或环境适应能力的缺陷。

D.3.2.5 设计和制造文件

所有电路的设计、布局图、电路原理资料、制造流程卡和工艺控制文件应妥善保存以备审查。这些文件应描述电路的物理和电气结构。每个电路应能追溯到所用的具体元器件、图纸或型号以及电路在制造和试验时的生产批和检验批代码,以便能够辨别更改。

电路的原理图、逻辑图(或这两者的组合)应详细说明设计到电路中的所有电气元件功能及其量值(适用时)。对于复杂电路或带有重复部分的电路,整个电路可以用一个逻辑图结合多个原理图表示。

D.3.2.6 内部导体

基片上的内部薄层膜导体(金属化带、搭接区、键合区等)和内引线(键合丝、焊带等)应恰当设计,以便未能精确制作的导体在通过超出承制方计算的最大电流值时,能够不受损伤或损坏。设计上的熔断除外(如内部保险丝)。计算最大电流时应考虑下列条件:

- a) 对于具体的电路型号,应在其最大电流密度(即单位横截面积上的最大电流)部位计算电流密度。
- b) 电流值采用等效最大连续电流(对数字电路,为全扇出时;对线性电路,为最大负载时)或在最高额定频率下和带有最大负载的工作周期内的等效单一时间平均电流,取其在最大电流密度部位产生较大电流值者。此电流值应在推荐的最高电源电压下,并且假定电流在整个导体横截面上均匀分布的条件下确定。
- c) 采用工艺规范和控制要求规定的最小允许金属厚度包括金属化层台阶(通孔)处的厚度减薄容差。一般不考虑整个金属化层台阶上面的减薄因子,除非最大电流密度部位就在此台阶上。
- d) 采用最小允许实际导体宽度(而不是掩模宽度),包括金属刻蚀时出现的变窄或钻蚀的适当容差。
- e) 计算导体横截面时,不应包括阻挡层金属和非导电材料的区域。

D.3.2.7 电路镀涂

D.3.2.7.1 通则

不允许锡作为内镀层和表面镀层材料。如果铅含量最小达到 3%重量百分比,可以使用锡-铅镀涂。

D.3.2.7.2 内部元件镀涂

内部元件的镀涂(键合区、引线柱、垫片、元件背面、元件引线及粘接材料等)应符合引线和元件的键合要求以及适用的设计和结构要求。禁止内部元件使用纯锡镀涂,但含最少 3%铅的锡铅合金是可以接受的。用在内部元件上或作为焊接材料的锡铅合金,要求其锡含量小于等于 97%,且需要得到鉴定

机构的批准和订购方的通知。

D.3.2.7.3 外部元件镀涂

所有外引线或引出端以及所有金属外壳底座/盖板元件的镀涂应满足适用的抗腐蚀要求。

D.3.2.7.4 外引线镀涂

引线镀层厚度的测量应在安装平面和引线端头之间的一半处进行。所有外引线或引出端上的镀涂应符合下列要求之一：

- a) 浸锡(热焊料浸镀)。浸焊应是均匀的。焊料(Sn60 或 Sn63)最小厚度对圆引线为 $1.52\mu\text{m}$ ，对其他形状的引线，在主平面凸起处为 $5.08\mu\text{m}$ ；对无引线片式载体电路，焊料至少应覆盖金属化边缘城堡区或凹槽和凹槽上下金属化区域的 95%(若未连接到城堡区则定位点除外)。用于电路安装的引出端区域应完全覆盖。引线上的浸锡适用于下列 1) 或 2)：
 - 1) 在符合下列 c) 或 d) 的镀涂层上的整个浸锡轮廓。浸锡应超过其有效安装平面。如果未限定安装平面，则浸锡应延伸到引线/外壳界面的 1.02mm 以内并被引线/外壳界面所限定。对于双列型引出端(直通孔和表面安装式)，两个最长引线/外壳界面的平面将确定该界限。对于无引线片式载体电路，浸锡至少应覆盖金属化边缘城堡区或凹槽和凹槽上下金属化区域的 95%，若未连接到城堡区则定位点除外。用于安装电路的端子区域应全部被覆盖。
 - 2) 在基体金属或不连续镀层上的整个浸锡轮廓。焊料应达到玻璃密封处或金属化接触的露出部或穿越外壳腔壁的引线位。如果焊料施加到了密封处上，则后续应遵照 C.4.10.c) 进行和通过密封试验和外部目检。对于无引线片式载体电路，浸锡至少应完全覆盖金属化边缘城堡区或凹槽和凹槽上下金属化区域，若未连接到城堡区则定位点除外。
- b) 镀锡—铅。电镀沉积的锡—铅镀层应含有供淀积的 3%~50%重量的铅(剩余部分主要为锡)。电镀的锡—铅层的厚度最小应为 $7.62\mu\text{m}$ ，并且应含有重量不得超过 0.05%(按碳元素计)的共淀积有机材料。锡—铅镀层在加热超过其液相温度时将熔化，熔融锡—铅镀层厚度最小为 $5.08\mu\text{m}$ 。镀锡—铅适用于：
 - 1) 符合下列 c) 的镀涂上；
 - 2) 基体金属上。
- c) 镀镍或内层镀涂。采用电镀镍或含磷镍的化学镀镍作为内镀层或表面镀层时，在主平面测量或在径向上测量的厚度应为 $1.27\mu\text{m}$ ~ $8.89\mu\text{m}$ 。化学镀镍层不得作为易弯曲或半易弯曲引线的内镀层，只允许用在刚性引线或除引线以外的壳体上(易弯曲引线和半易弯曲引线的定义见 GJB 548 方法 2004)。预电镀或化学镀镍及最终电镀镍的组合镀涂层总厚度不应超过 $17.78\mu\text{m}$ 。预电镀镍及最终化学镀镍的组合镀涂层总厚度不应超过 $15.24\mu\text{m}$ 。
- d) 镀金。镀金工艺中所用的金，其纯度最小应为 99.7%，且只能用钴作为硬化剂。镀金层的厚度最小为 $1.27\mu\text{m}$ ，最大为 $5.72\mu\text{m}$ 。镀金工艺只允许在镀镍层或符合上述 c) 的内镀层上进行。

D.3.2.8 热设计

应对电路进行热设计分析，并且至少应规定：当电路在其最高外壳温度下工作时，所用的功能元件也应在各自的设计额定温度范围内工作。有限元分析法是一种有效的热设计分析技术。所有的有源和无源元件应降额使用。

D.3.2.9 电路设计

应作最坏情况下的电路设计分析，并且至少应包括以下评价(对设计适用)：

- a) 在整个工作温度范围内的最坏壳温条件下，电子元器件所受应力应在规定的降额范围内；
- b) 适用时，在最坏外壳工作温度情况下，评价应满足 QCI 中 A 组试验极限的要求。

D.3.2.10 组装工艺环境

在规定下一级组装环境(如焊接到板级组件上)时，应考虑设计与结构。

D.4 重要更改

D.4.1 承制方控制

承制方负责遵照本规范控制电路生产中的所有材料和工艺(见 A.3.2.3)。对影响最终电路可靠性和性能的任何有关供方、材料或工艺的更改,承制方都应进行控制和评价。包括用文件规定所有的更改、电路的附加试验和/或用户与鉴定机构的通知,以及逐渐废弃的和可利用的结果。

D.4.2 I类重要更改

应对所提出的更改、可接受的技术数据和建议的试验方案进行完整说明,以表明被更改的产品继续满足采购文件要求,包括性能、质量、可靠性或互换性,并提供给鉴定机构审查和批准。承制方应在试验方案批准后实施更改。为尽量减少因所提更改的资料或数据不够详尽而要求补做的试验,建议在开始试验之前同订购方或鉴定机构讨论试验方案。表 D.1 按产品设计更改(QCI 栏)和工艺基线更改(QML 栏)规定了本规范所列每种重要更改的试验要求。表 D.1 中的试验分组代码对应于附录 C 表 C.14 中所指的分组。试验应在更改后生产的第一批电路或子样品上进行。当完成规定的试验后,应将结果记录下来以备审查。在批准之前,承制方可以自行决定是否生产和试验有更改的电路。然而,在订购方或鉴定机构授予正式认可文件之前,实施更改的所有电路不得交货。符合要求的有代表性的重要更改有:

- a) 替换基片材料(如氧化铝对氧化铍);
- b) 替换基片上淀积的材料或浆料(如,(1)导体:金对铜;(2)电阻器:钎基系对碳系)或淀积方法(如薄膜对厚膜);
- c) 自上一次鉴定或重要更改通知以来,淀积材料额定处理时间的累积变化超过 25%,或额定处理温度的累积变化超过 $+50^{\circ}\text{C}$ 或 10%,取其较大者;
- d) 自上次鉴定或重要更改通知以来,基片掩模设计在减小标称设计尺寸、线间距或隔离方面的累积变化超过 $\pm 25\%$,或更改造造成淀积元件电参数超出其设计极限;
- e) 替换调阻方法(如喷砂对激光);
- f) 基片上多层导体的层数超过 QML 所列的层数;
- g) 替换电路元件的贴装材料(如环氧 A 对环氧 B)或贴装方法(如环氧粘接对共晶焊接);
- h) 改变元件或基片贴装的基线工艺温度超过 $+25^{\circ}\text{C}$ 或 10%,取其较大者;
- i) 替换安装在基片上的芯片型号(如 2N2484 对 2N2905)或其他元件类型(如钽电容器对瓷介电容器,或薄膜电阻器对厚膜电阻器);
- j) 相对于原始 QML 表,元件贴装面积变化超过 50%,或者对于含有磁性元件、叠层元件、绝缘线、柔性电路或高的高宽比元件,其元件重量与贴装面积的比值变化超过 25%;
- k) 替换基线引线键合方法(如超声焊对热压焊)或引线线径的更改超过 $25.4\mu\text{m}$;
- l) 对规定的键合线材料成分或纯度的任何更改;
- m) 基片粘接周长的增加超过 QML 所列周长的 50%;
- n) 替换封装结构(如平底型对浅腔型)、盖或帽(如台阶帽对拉延帽)或镀涂材料;
- o) 替换外壳底座或盖(帽)的基体材料(如镍对不锈钢);
- p) 成品电路的尺寸更改超过文件规定的允许偏差;
- q) 替换封盖方法(如缝焊对激光焊)或封接材料(如 SnAg 对 AuSn);
- r) 基线密封工艺的时间、温度和真空度的更改超过 10%,或除添加氦气之外的密封气氛的更改;
- s) 外壳密封周长增加超过 QML 所列的 50%;
- t) 对每种封装类型,其引线数超过 QML 所列的引线数;
- u) 对基线规定的生产流程图的更改,增加或删减了元件评价、筛选、QCI 方案的内容以及任何工序,但附加的检验和统计过程控制(SPC)管理除外;
- v) 增加 QML 中没有的新工艺或材料;
- w) 组装操作或试验设备的移位;

- x) K 级电路的 I 类和 II 类更改;
- y) 更换 K 级电路的芯片制造商, 相对于原始基线鉴定(QCI、QML)的所有 I 类和 II 类更改;
- z) 相对于原始基线鉴定(QCI、QML), 辐射加固电路在附录 E 中规定的所有 I 类和 II 类更改;
- aa) 改变 QML 所列的元件背面或顶面镀涂层(如钎引出端对金引出端);
- bb) 影响 ESD 等级的更改。

注 1: 表 D.1 示例给出了重要更改需进行的 QCI 和 QML 试验。试验的增加或减少应取决于已有数据和特定环境。
承制方应评估更改的影响, 确定必要的试验, 并通知鉴定机构、订购方或 TRB。

注 2: 可能导致电路 T_j (结温) 升高的更改应提交审查, 必要时通过类似电路或应用的数据或重复寿命试验来判定在升高了的 T_j 下表现出的性能。如果数据显示电路能够承受升高了的 T_j , 则不必重复 C2 分组。

表 D.1 产品或工艺更改的试验指南

重要更改	除另有规定外, 建议的表 C.14 中的试验分组		要求的变量数据(分组)		建议试验指南的说明
	QCI	QML	QCI	QML	
a) 替换基片材料	C1、C2、C3、C4	C1、C2、C3、C4	C2、C3、C4	C2、C3、C4	C1 和 C4 将证明基片经过电试验、目检(粘接、裂纹、分层)、键合强度和元件剪切强度后的机械完整性。C2 将证明基片材料更换后的电学性能差异和长期可靠性。C3 将确认基片材料的释气性能。
b) 替换基片上淀积的材料: 1) 导体 2) 电阻器 3) 介质 4) 淀积方法	C1、C2、C4 C2 C2 C1、C2、C4	C1、C2、C4 C1、C2 C1、C2 C1、C2、C4	C2、C4 C2 C2 C2、C4	C2、C4 C2 C2 C2、C4	C2 将证明所淀积材料的电学性能差异和长期可靠性。C1 和 C4 将证明基片材料经过电试验、目检(粘接、裂纹、分层)、键合强度和元件剪切强度后的机械完整性。
c) 更改工艺/时间/温度	通知鉴定机构	通知鉴定机构	不要求	不要求	—
d) 基片掩模设计	封盖前, C2	不要求	C2	不要求	在线封前检验将验证内部目检和机械要求。C2 将证明掩模设计更改后电学性能与 A 组的差异和长期可靠性。
e) 替换调阻方法	C2	C1、C2、C4	C2	C2、C4	C1 和 C4 将证明电试验后有源微调的完整性; 目检、键合强度和元件剪切强度将提供有源微调影响的支撑数据。C2 组将证明微调方法更改后电学性能与 A 组的差异和长期可靠性。
f) 增加多层导体层数, 超过 1 层	C1、C2、C4	C1、C2、C4	C2、C4	C2、C4	C1 和 C4 将证明电试验后的机械完整性; 目检(粘接、裂纹、分层)、键合强度和元件剪切强度将确认多层的增加。C2 将证明更改后电学性能与 A 组的差异和长期可靠性。
g) 替换贴装材料或 h) 工艺温度	C1、C3、C2、C4(不做引线键合拉力试验)	C1、C2、C3、C4(不做引线键合拉力试验)	C2、C3、C4(不做引线键合拉力试验)	C2、C3、C4(不做引线键合拉力试验)	C1 将证明电试验后的机械完整性。C3 将确认工艺参数(固化时间/温度、真空烘烤等)。C4(除引线键合试验)将证明基片经过目检(粘接、裂纹、分层)和元件剪切强度后的机械完整性。C2 将证明更改后电学性能与 A 组的差异和长期可靠性。

表 D. 1 (续)

重要更改	除另有规定外，建议的表 C.14 中的试验分组		要求的变量数据(分组)		建议试验指南的说明
	QCI	QML	QCI	QML	
i) 替换芯片类型	C2	C2	C2	C2	C2 将证明更改后电学性能与 A 组的差异和长期可靠性。
j) 元件贴装面积改变,或元件质量与贴装面积比值的改变	不要求	C1、C4(不做引线键合拉力试验)	不要求	C4(不做引线键合拉力试验)	这将影响贴装界面。C1 然后 C4(除引线键合试验)将证明基片经过电试验、目检(粘接、裂纹、分层)和元件剪切强度后的机械完整性。
k) 替换基线引线键合方法或更改引线线径	不要求	C1、C4(不做芯片剪切试验)	不要求	C4(不做芯片剪切试验)	C1 和 C4(除芯片剪切试验)将证明经过电试验、目检(粘接、裂纹、分层)和引线键合强度试验后的机械完整性。
	C1、C4(不做芯片剪切试验)	C1、C4(不做芯片剪切试验)	C4(不做芯片剪切试验)	C4(不做芯片剪切试验)	C1 和 C4(除芯片剪切试验)将证明经过电试验、目检和引线键合强度试验后的机械完整性。
l) 更换键合引线材料	C1、C4(不做元件剪切试验)	C1、C4(不做元件剪切试验)	C4(不做元件剪切试验)	C4(不做元件剪切试验)	C1 和 C4(除元件剪切试验)将证明经过电试验、目检和引线键合强度试验后的机械完整性。
m) 与 QML 相比增加基片粘接周长	不要求	C1、C3、C4(不做芯片剪切、引线键合试验)	不要求	C3、C4(不做芯片剪切、引线键合试验)	C1 和 C4 将证明经过电试验和目检(粘接、裂纹、分层)后的机械完整性。C3 将确认较大基片的释气。
n) 替换封装或盖板结构等	C1、C3	C1、C3	C3	C3	C1 将证明经过电试验后的机械完整性。C3 将确认新封装的结构完整性。
o) 替换外壳底座、盖(帽)基体材料	C1、C3	C1、C3	C3	C3	C1 将证明经过电试验后的机械完整性。C3 将确认新封装的结构完整性。
p) 更改成品电路尺寸	通知订购方	不要求	不要求	不要求	通知订购方。
q) r) 更换密封方法、工艺或封接材料	C1、C3	C1、C3	C3	C3	C1 将证明封装的机械完整性，电试验将确认工艺更改。C3 将确认密封新工艺。
s) 与 QML 相比增加封装密封周长	不要求	C1、C3	不要求	C3	C1 将证明经过电试验后的机械完整性。C3 将确认新封装体积的增加及与增加密封周长相关的工艺。
t) 与 QML 相比增加每种封装的引线数	不要求	C1、C3	不要求	C3	C1 和 C3 将证明封装的机械完整性，电试验将确认封装/工艺。陶瓷封装不要求。
u) 更改基线生产流程	不要求	通知鉴定机构	不要求	不要求	通知鉴定机构。
v) 增加新工艺或材料	不要求	通知鉴定机构	不要求	不要求	通知鉴定机构。
w) 组装操作或试验设备移位	不要求	通知鉴定机构	不要求	不要求	通知鉴定机构。
x) K 级电路的 I 类和 II 类更改	通知鉴定机构	不要求	不要求	不要求	—

表 D. 1 (续)

重要更改	除另有规定外，建议的表 C.14 中的试验分组		要求的变量数据(分组)		建议试验指南的说明
	QCI	QML	QCI	QML	
y) 更换 K 级电路的芯片制造商	通知订购方	不要求	不要求	不要求	对于 K 级电路芯片承制方的更换，通知订购方确定适用的预鉴定要求。
z) 附录 E 规定的辐射加固电路的重要更改	见附录 E	见附录 E	不要求	不要求	见附录 E。
aa) 改变 QML 所列的元件背面或顶面镀涂层材料	不要求	C1、C4	不要求	C4	这将影响贴装界面。C1 然后 C4 将证明经过电试验后的机械完整性，目检将确认贴装(检查裂纹、裂口)，芯片剪切强度试验将确认对新表面材料的粘接强度。
bb) 影响 ESD 等级的更改	不要求	C5	不要求	不要求	—
注 1：抽样应符合本规范表 C.14 的要求。 注 2：所有电参数测试应符合电路详细规范。 注 3：可以提交附有参数数据摘要的数据直方图代替变量数据。 注 4：在接到承制方通知后，订购方或鉴定机构(或两者同时)可以根据详细规范要求、设计特点或工艺情况，决定增加或减少试验。 注 5：影响到 K 级电路的设计更改，订购方应确定其试验要求； 注 6：如果对待交付的电路进行了更改，则在收到新订单或按已有订单交货时，应提供更改通知。 注 7：以更改为基础，审查和确定是否需要进行最坏情况下的电路分析或热分析。 注 8：如果 QML 已覆盖，则不需要进行 QCI。 注 9：在进行表 E.1 中的任何试验之前，应完成了 A 组试验。					

D. 5 宇航用电路的禁(限)用工艺和材料

D. 5.1 通则

宇航用电路不允许采用已经有数据表明对宇航元器件不适合的工艺和材料，也不允许采用本规范明确规定禁用的工艺和材料。宇航用电路采用的限用工艺和材料，应经过充分的论证和试验验证，并提供足够的证据证明其特定使用的可靠性。

D. 5.2 禁用的工艺和材料

除另有规定外，宇航用电路的工艺与材料除应达到本规范其他章节的相关要求外，还应符合以下禁用要求：

- a) 禁止电路内部使用干燥剂材料；
- b) 禁止使用未经镀涂保护而裸露的易产生晶须或具有升华特性的纯金属材料(如锡、银、锌、铬等)；
- c) 禁止使用无钝化层的有源元器件芯片(钝化层对芯片性能有劣化影响时除外)；
- d) 禁止使用不可评价的表面安装器件；
- e) 禁止使用梁式引线结构的半导体芯片；
- f) 禁止使用倒装芯片组装工艺；
- g) 禁止使用功率芯片金—铝键合工艺；
- h) 禁止使用硅铝丝热压键合工艺；
- i) 禁止使用键合点涂胶加固工艺；
- j) 禁止使用非温控电烙铁或难以准确调温的电烙铁进行手工焊接的工艺；

- k) 禁止使用元器件引线先焊后剪的工艺；
- l) 禁止使用真空封装密封工艺；
- m) 禁止使用锡焊密封工艺；
- n) 禁止使用密封后电镀工艺。

D.5.3 限用的工艺和材料

除另有规定外，在证明不降低产品可靠性且报用户认可的前提下，宇航用电路的工艺和材料应符合以下限用要求：

- a) 限制使用塑封元器件。
- b) 限制使用玻璃烧结芯片工艺。
- c) 限制使用与芯片键合区金属材料不同的引线进行键合。如果必须在芯片端用到金—铝键合，则必须通过专门的工艺鉴定，工艺鉴定试验应至少包括高温贮存、SEM 检查和引线键合强度。高温贮存试验样品应为密封合格样品，试验条件为 300^{+10}_{-0} °C、24h；SEM 检查主要观察开盖后键合点的形貌，要求金—铝扩散区域不得波及有源区（通过元素面分布情况确定）；高温贮存后引线键合强度应满足标准要求。
- d) 限制使用超声清洗工艺。
- e) 限制使用有机/聚合材料在电路内部实现粘接、导热、保形、加固等作用。

附录 E
(规范性附录)
混合集成电路和多芯片组件辐射加固保证要求

E.1 范围

本附录规定了具有辐射加固要求的混合集成电路和多芯片组件(MCM)的性能要求。本附录适用于具有辐射加固性能且完全符合本规范其他要求的电路。

E.2 性能要求

E.2.1 RHA 电路的性能要求

RHA 电路应满足本规范中适用电路等级的性能要求,并能够通过电路详细规范和承制方的 RHA 方案中规定环境下的试验、分析和检验。

E.2.2 辐射加固保证等级

表 E.1 规定的 RHA 符号应使用在满足承制方的 RHA 方案要求的电路 PIN 上。其他参数可规定在电路详细规范中。

表 E.1 RHA 等级

RHA 等级和符号	辐射总剂量 Gy (Si)
—	无 RHA
M	30
D	100
P	300
L	500
R	1000
F	3000
G	5000
H	10000

如果电路承制方满足本附录和详细规范的要求,则所生产的电路被认为符合 RHA 等级。

E.2.3 本附录的实施

承制方如愿意提供符合 RHA 要求的电路,则必须满足本附录的要求且按照已批准的列入 QML 的 RHA 方案进行电路验证。RHA 电路的承制方应由鉴定机构按本附录认证。除常规认证要求之外,鉴定机构还应检查 RHA 方案的各个方面,包括确定:该承制方转化用户要求的程序是否包含 E.2.4 的 RHA 要求,以及承制方更改控制程序是否包含 E.2.5 的要求,RHA 试验、工艺流程和技术状态控制文件是否符合本附录的要求。

E.2.4 用户要求的转化

承制方应制定符合附录 A 的转化用户要求的程序,包括从用户处确定电路将经受的 RHA 环境、试验和分析,一旦确定就应制定验证方法。电路详细规范应规定环境、相应的辐射等级和必要的试验与分析。

E.2.5 更改控制的程序

除了附录 A 规定的更改控制程序外,RHA 电路的承制方还应制定一个通知程序,以便通知其用户

对元器件(芯片、电阻器、电容器、基片、金属化、外壳等)或试验和分析方法所作的更改。电路详细规范可规定适当的更改控制程序(如所有 I 类和适用的 II 类更改)。实施更改之前,承制方和用户必须确定进行何种附加验证来保证所提出的更改不会降低电路的辐射加固能力。

E.3 验证方法

承制方应制定或者联合第三方 RHA 方面的专家一起制定验证方法,以确定在适当的环境中的辐射加固性能。因混合集成电路和 MCM 技术类型与 RHA 环境的多样性,承制方之间的验证方法可能会有较大差异。

中 华 人 民 共 和 国
国家军用标准
混合集成电路通用规范
GJB 2438B—2017

*

国家军用标准出版发行部出版
(北京东外京顺路 7 号)
国家军用标准出版发行部印刷车间印刷
国家军用标准出版发行部发行
版权专有 不得翻印

*

开本 880×1230 1/16 印张 4½ 字数 141 千字
2017 年 7 月第 1 版 2017 年 7 月第 1 次印刷

*

军标出字第 10697 号 定价 134.00 元